这是粒子滤波的实现,可以实现基本的粒子滤波的算法,也就是用MARLAB实验SIR的程序.
上传时间: 2013-11-27
上传用户:songnanhua
VHDL语言编写三分频,可以扩展实现任意奇数
上传时间: 2013-12-01
上传用户:ynsnjs
vhdl源程序,可在quartus中编辑测试,仿真。
上传时间: 2014-08-10
上传用户:zhaiyanzhong
vhdl源程序,在quartus环境下测试,仿真。已经过测试。
上传时间: 2015-05-13
上传用户:youth25
vhdl源程序,在quartus环境下测试,仿真。已经过测试。
上传时间: 2014-01-10
上传用户:yph853211
we will use the Spartan3 XC3S200 FPGA to design a specified counter using the language VHDL.
标签: the specified Spartan3 language
上传时间: 2015-05-13
上传用户:youke111
hdb3 using language VHDL
上传时间: 2015-05-13
上传用户:410805624
VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.
标签: scinode1 scinode details 2DFFT
上传时间: 2014-12-02
上传用户:15071087253
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间: 2015-05-13
上传用户:我们的船长
EKF滤波程序,能用于信号处理和识别计算分析
上传时间: 2015-05-13
上传用户:清风冷雨