verilog

verilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。verilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

D触发器的设计主要用在时序电路中。所用语言为verilog HDL.

D触发器的设计主要用在时序电路中。所用语言为verilog HDL.

标签： verilog HDL D触发器时序电路

上传时间： 2014-06-23

上传用户：ywqaxiwang
用一位全加器组成四位全加器. 所用语言是verilog HDL. 主要用在加法器的设计中。

用一位全加器组成四位全加器. 所用语言是verilog HDL. 主要用在加法器的设计中。

标签： verilog HDL 全加器语言

上传时间： 2015-05-02

上传用户：zukfu
指令译码电路的设计。主要用在数字电路的设计中。所用语言为verilog HDL.

指令译码电路的设计。主要用在数字电路的设计中。所用语言为verilog HDL.

标签： verilog HDL 指令译码电路

上传时间： 2015-05-02

上传用户：h886166
verilog 的交通灯的例子。源代码中有详细的注释。

verilog 的交通灯的例子。源代码中有详细的注释。

标签： verilog 交通灯源代码

上传时间： 2014-11-15

上传用户：ve3344
这些是verilog的开发实例,仅供参考.实例1

这些是verilog的开发实例,仅供参考.实例1

标签： verilog 开发实例

上传时间： 2014-02-15

上传用户：yuchunhai1990
这些是verilog编程实例2,仅供参考

这些是verilog编程实例2,仅供参考

标签： verilog 编程实例

上传时间： 2015-05-04

上传用户：songnanhua
这些是verilog编程实例3,仅供参考

这些是verilog编程实例3,仅供参考

标签： verilog 编程实例

上传时间： 2014-08-18

上传用户：libinxny
这些是verilog编程实例4,仅供参考

这些是verilog编程实例4,仅供参考

标签： verilog 编程实例

上传时间： 2014-03-10

上传用户：zhenyushaw
这些是verilog编程实例5,仅供参考

这些是verilog编程实例5,仅供参考

标签： verilog 编程实例

上传时间： 2015-05-04

上传用户：hfmm633
11,13,16位超前进位加法器的verilog HDL源代码。

11,13,16位超前进位加法器的verilog HDL源代码。

标签： verilog HDL 11 13

上传时间： 2013-12-28

上传用户：ouyangtongze

verilog

D触发器的设计主要用在时序电路中。所用语言为verilog HDL.

用一位全加器组成四位全加器. 所用语言是verilog HDL. 主要用在加法器的设计中。

指令译码电路的设计。主要用在数字电路的设计中。所用语言为verilog HDL.

verilog 的交通灯的例子。源代码中有详细的注释。

这些是verilog的开发实例,仅供参考.实例1

这些是verilog编程实例2,仅供参考

这些是verilog编程实例3,仅供参考

这些是verilog编程实例4,仅供参考

这些是verilog编程实例5,仅供参考

11,13,16位超前进位加法器的verilog HDL源代码。