本书是介绍Verilog HDL入门的教材,希望对各位朋友有用
上传时间: 2015-01-01
上传用户:gtzj
Verilog HDL 黑金资料
上传时间: 2013-10-31
上传用户:xy@1314
基于可变时的HDL交通灯设计
标签: HDL
上传时间: 2013-10-11
上传用户:defghi010
Verilog HDL 数字设计教程【作者:贺敬凯;出版社:西安电子科技大学出版社】(本资料为ppt) 内容简介:介绍了Verilog HDL语言,状态机设计,仿真,还有好几个可综合设计的举例,除了常见的,还有空调控制器的设计,饮料自动售卖机的设计,AD采样控制电路等。 第1章 Verilog HDL数字设计综述 第2章 Verilog HDL基本概念 第3章 Verilog HDL常用建模方法 第4章 Verilog HDL常用电路设计 第5章 同步有限状态机设计 第6章 Verilog HDL仿真技术 第7章 Verilog HDL可综合设计举例 第8章 CPU结构及其设计
上传时间: 2015-01-01
上传用户:yare
设计与验证Verilog HDL【作者:王诚、吴继华;出版社:人民邮电出版社】 本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章,第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等。
上传时间: 2013-11-19
上传用户:bjgaofei
Verilog HDL 华为入门教程
上传时间: 2013-10-31
上传用户:sc965382896
Verilog HDL程序设计教程
上传时间: 2013-11-06
上传用户:hakim
电子发烧友网核心提示:Altera公司昨日宣布,在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理(DSP)设计。独立技术分析公司Berkeley设计技术有限公司(BDTI)验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程,同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划,能够快速适应可参数赋值接口的设计更改,其工作环境包括来自MathWorks的MATLAB和 Simulink,以及Altera的DSP Builder高级模块库,支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP,这些应用包括,雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间: 2015-01-01
上传用户:sunshie
用Verilog HDL实现I2C总线功能
上传时间: 2013-11-05
上传用户:sssl
Arria V系列 FPGA芯片基本描述 (1)28nm FPGA,在成本、功耗和性能上达到均衡; (2)包括低功耗6G和10G串行收发器; (3)总功耗比6G Arria II FPGA低40%; (4)丰富的硬核IP模块,提高了集成度 (5)目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。
上传时间: 2013-10-21
上传用户:lht618