v-HDL

基本运算逻辑和它们的Verilog HDL模型

基本运算逻辑和它们的Verilog HDL模型

标签： Verilog HDL 运算模型

上传时间： 2015-09-17

上传用户：qw12
上下文无关文法（Context-Free Grammar, CFG）是一个4元组G=(V, T, S, P)

上下文无关文法（Context-Free Grammar, CFG）是一个4元组G=(V, T, S, P)，其中，V和T是不相交的有限集，S∈V，P是一组有限的产生式规则集，形如A→α，其中A∈V，且α∈(V∪T)*。V的元素称为非终结符，T的元素称为终结符，S是一个特殊的非终结符，称为文法开始符。设G=(V, T, S, P)是一个CFG，则G产生的语言是所有可由G产生的字符串组成的集合，即L(G)={x∈T* | Sx}。一个语言L是上下文无关语言（Context-Free Language, CFL），当且仅当存在一个CFG G，使得L=L(G)。 *⇒ 例如，设文法G：S→AB A→aA|a B→bB|b 则L(G)={a^nb^m | n,m>=1} 其中非终结符都是大写字母，开始符都是S，终结符都是小写字母。

标签： Context-Free Grammar CFG

上传时间： 2013-12-10

上传用户：gaojiao1999
pic MCU的HDL语言代码

pic MCU的HDL语言代码，实现器件是Xilinx FPGA,经过验证和测试

标签： pic MCU HDL 语言

上传时间： 2014-01-25

上传用户：shinesyh
原创VERILOG HDL 实现CACHE的操作

原创VERILOG HDL 实现CACHE的操作，有需要请下载

标签： VERILOG CACHE HDL 操作

上传时间： 2015-09-20

上传用户：181992417
HDL实现的DES算法

HDL实现的DES算法，及相关的Test bench激励文件

标签： HDL DES 算法

上传时间： 2015-09-21

上传用户：sk5201314
用一片CPLD实现数字锁相环,用VHDL或V语言.

用一片CPLD实现数字锁相环,用VHDL或V语言.

标签： CPLD VHDL 数字锁相环语言

上传时间： 2013-12-15

上传用户：dsgkjgkjg
用一片CPLD实现数字锁相环,用VHDL或V语言.

用一片CPLD实现数字锁相环,用VHDL或V语言.

标签： CPLD VHDL 数字锁相环语言

上传时间： 2013-12-24

上传用户：l254587896
用一片CPLD实现数字锁相环,用VHDL或V语言.

用一片CPLD实现数字锁相环,用VHDL或V语言.

标签： CPLD VHDL 数字锁相环语言

上传时间： 2014-01-07

上传用户：金宜
ASP/VML Line Chart V。这个帮助你更好的编写网络程序

ASP/VML Line Chart V。这个帮助你更好的编写网络程序

标签： Chart Line ASP VML

上传时间： 2015-09-23

上传用户：xuan‘nian
verilog hdl编写,六段流水线CPU.程序完整

verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写

标签： verilog hdl CPU 编写

上传时间： 2013-12-10

上传用户：