Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
上传时间: 2015-07-18
上传用户:yulg
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
上传时间: 2014-01-15
上传用户:lanwei
encode.v The encoder syndrome.v Syndrome generator in decoder berlekamp.v Berlekamp algorithm in decoder chien-search.v Chien search and Forney algorithm in decoder decode.v The top module of the decoder inverse.v Computes multiplication inverse of an Galois field element test-bench.v The test fixture, and some brief notes on using the modules. data-rom.v A simple data source for testing run For those intelligence-challenged who can t run verilog LGPL The license
标签: Berlekamp berlekamp algorithm generator
上传时间: 2014-02-16
上传用户:fxf126@126.com
本原码是基于Verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2015-08-04
上传用户:15071087253
本原码是基于Verilog HDL语言编写的,实现了SPI接口设计,可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
上传时间: 2015-08-04
上传用户:mikesering
超市的pb代码,可以一学 超市的pb代码,可以一学 v
标签: 代码
上传时间: 2015-08-04
上传用户:Divine
convex_letterV 光波通过V型窗口时的衍射效果模拟源程序
标签: convex_letterV V型 窗口 模拟源
上传时间: 2015-08-10
上传用户:yuanyuan123
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间: 2013-12-17
上传用户:ynwbosss
verilog HDL原码 一种简单的同步FIFO原码,可以被综合
上传时间: 2013-12-28
上传用户:qwe1234
LINEINTRGAL Line Integral in a 2D Vector Field. LINEINTRGAL(X,Y,U,V,C) computes the line integral along the lines given in cell array C. X and Y define the coordinates of a rectangular grid over which U and V are defined. X and Y must be monotonic and 2D plaid as % produced by MESHGRID. X, Y, U, and V must all be the same size.
标签: LINEINTRGAL Integral computes integral
上传时间: 2014-01-13
上传用户:hwl453472107