What happens with your machine when you need to move away from the computer for 10 or more minutes? How secure is your data? Can someone sit on your chair while you are at a coworkers office and play with your data? Maybe you need a computer locking tool that is small and easy to use yet powerful enough to make sure your machine is locked when you need to go out for a break.
标签： computer happens machine minutes
上传时间： 2017-08-24
上传用户：semi1981
Inverted pendulum in cart controled by torque. It contains regulators: one to move it, second to stabilize pendulum, and last to stabilize the cart
标签： regulators controled Inverted pendulum
上传时间： 2017-09-24
上传用户：
Logic2007中文教程 PADS Logic功能，特点及使用教程 本教程描述了PADS Logic 的各种功能和特点、以及使用方法。这些功 能包括： 如何在PADS Logic 中使用工作区(Working Area)。 如何在PADS Logic 的元件库中定义目标库(Library)。 如何从库中搜索有关的元件(Part)。 如何添加连线(Connection)、总线(Bus)、使用页间连接符号 移动(move)、拷贝(Copy)、删除(Delete)和编辑(Edit)等操作方式(Mode)。 在设计数据编辑时使用查询/修改(Query/Modify)命令。 如何定义设计规则(Design Rules)。 如何建立网表(Netlist)和SPICE 格式网络表以及材料清单(BOM)报
上传时间： 2013-04-24
上传用户：zhaoq123
·目录1. Radio signals on the move 12. Antenna basics 193. Wire, connection, grounds, and all that 494. Marconi and other unbalanced antennas 695. Doublets, dipoles, and other Hertzian antennas 876. Limit
上传时间： 2013-06-14
上传用户：lingduhanya
Abstract: This tutorial discusses proper printed-circuit board (PCB) grounding for mixed-signal designs. Formost applications a simple method without cuts in the ground plane allows for successful PCB layouts withthis kind of IC. We begin this document with the basics: where the current flows. Later, we describe how toplace components and route signal traces to minimize problems with crosstalk. Finally, we move on toconsider power supply-currents and end by discussing how to extend what we have learned to circuits withmultiple mixed-signal ICs.
上传时间： 2013-11-04
上传用户：pol123
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的move MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2013-10-07
上传用户：comer1123
单片机入门基础知识大全免费下载 单片机第八课（寻址方式与指令系统） 通过前面的学习，我们已经了解了单片机内部的结构，并且也已经知道，要控制单片机，让它为我们干学，要用指令，我们已学了几条指令，但很零散，从现在开始，我们将要系统地学习8051的指令部份。 一、概述 1、指令的格式 我们已知，要让计算机做事，就得给计算机以指令，并且我们已知，计算机很“笨”，只能懂得数字，如前面我们写进机器的75H，90H，00H等等，所以指令的第一种格式就是机器码格式，也说是数字的形式。但这种形式实在是为难我们人了，太难记了，于是有另一种格式，助记符格式，如MOV P1，#0FFH，这样就好记了。 这两种格式之间的关系呢，我们不难理解，本质上它们完全等价，只是形式不一样而已。 2、汇编 我们写指令使用汇编格式，而计算机只懂机器码格式，所以要将我们写的汇编格式的指令转换为机器码格式，这种转换有两种方法：手工汇编和机器汇编。手工汇编实际上就是查表，因为这两种格式纯粹是格式不同，所以是一一对应的，查一张表格就行了。不过手工查表总是嫌麻烦，所以就有了计算机软件，用计算机软件来替代手工查表，这就是机器汇编。 二、寻址 让我们先来复习一下我们学过的一些指令：MOV P1，#0FFH，MOV R7，#0FFH这些指令都是将一些数据送到相应的位置中去，为什么要送数据呢？第一个因为送入的数可以让灯全灭掉，第二个是为了要实现延时，从这里我们可以看出来，在用单片机的编程语言编程时，经常要用到数据的传递，事实上数据传递是单片机编程时的一项重要工作，一共有28条指令（单片机共111条指令）。下面我们就从数据传递类指令开始吧。 分析一下MOV P1，#0FFH这条指令，我们不难得出结论，第一个词MOV是命令动词，也就是决定做什么事情的，MOV是move少写了一个E，所以就是“传递”，这就是指令，规定做什么事情，后面还有一些参数，分析一下，数据传递必须要有一个“源”也就是你要送什么数，必须要有一个“目的”，也就是你这个数要送到什么地方去，显然在上面那条指令中，要送的数（源）就是0FFH，而要送达的地方（目的地）就是P1这个寄存器。在数据传递类指令中，均将目的地写在指令的后面，而将源写在最后。 这条指令中，送给P1是这个数本身，换言之，做完这条指令后，我们可以明确地知道，P1中的值是0FFH，但是并不是任何时候都可以直接给出数本身的。例如，在我们前面给出的延时程序例是这样写的： MAIN： SETB P1.0 ；（１） LCALL DELAY ；（２） CLR P1.0 ；（３） LCALL DELAY ；（４） AJMP MAIN ；（５） ；以下子程序 DELAY： MOV R7，#250 ；（６） D1： MOV R6，#250 ；（７） D2： DJNZ R6，D2 ；（８） DJNZ R7，D1 ；（９） RET ；（１０） END ；（１１） 表1 MAIN： SETB P1.0 ；（１） MOV 30H，#255 LCALL DELAY ； CLR P1.0 ；（３） MOV 30H,#200 LCALL DELAY ；（４） AJMP MAIN ；（５） ；以下子程序 DELAY： MOV R7，30H ；（６） D1： MOV R6，#250 ；（７） D2： DJNZ R6，D2 ；（８） DJNZ R7，D1 ；（９） RET ；（１０） END ；（１１） 表2 这样一来，我每次调用延时程序延时的时间都是相同的（大致都是0.13S)，如果我提出这样的要求：灯亮后延时时间为0.13S灯灭，灯灭后延时0.1秒灯亮，如此循环，这样的程序还能满足要求吗？不能，怎么办？我们可以把延时程序改成这样(见表2)：调用则见表2中的主程，也就是先把一个数送入30H，在子程序中R7中的值并不固定，而是根据30H单元中传过来的数确定。这样就可以满足要求。 从这里我们可以得出结论，在数据传递中要找到被传递的数，很多时候，这个数并不能直接给出，需要变化，这就引出了一个概念：如何寻找操作数，我们把寻找操作数所在单元的地址称之为寻址。在这里我们直接使用数所在单元的地址找到了操作数，所以称这种方法为直接寻址。除了这种方法之外，还有一种，如果我们把数放在工作寄存器中，从工作寄存器中寻找数据，则称之为寄存器寻址。例：MOV A，R0就是将R0工作寄存器中的数据送到累加器A中去。提一个问题：我们知道，工作寄存器就是内存单元的一部份，如果我们选择工作寄存器组0，则R0就是RAM的00H单元，那么这样一来，MOV A，00H，和MOV A，R0不就没什么区别了吗？为什么要加以区分呢？的确，这两条指令执行的结果是完全相同的，都是将00H单元中的内容送到A中去，但是执行的过程不同，执行第一条指令需要2个周期，而第二条则只需要1个周期，第一条指令变成最终的目标码要两个字节（E5H 00H），而第二条则只要一个字节（E8h）就可以了。 这么斤斤计较！不就差了一个周期吗，如果是12M的晶振的话，也就1个微秒时间了，一个字节又能有多少？ 不对，如果这条指令只执行一次，也许无所谓，但一条指令如果执行上1000次，就是1毫秒，如果要执行1000000万次，就是1S的误差，这就很可观了，单片机做的是实时控制的事，所以必须如此“斤斤计较”。字节数同样如此。 再来提一个问题，现在我们已知，寻找操作数可以通过直接给的方式（立即寻址）和直接给出数所在单元地址的方式（直接寻址），这就够了吗？ 看这个问题，要求从30H单元开始，取20个数，分别送入A累加器。 就我们目前掌握的办法而言，要从30H单元取数，就用MOV A，30H，那么下一个数呢？是31H单元的，怎么取呢？还是只能用MOV A，31H，那么20个数，不是得20条指令才能写完吗？这里只有20个数，如果要送200个或2000个数，那岂不要写上200条或2000条命令?这未免太笨了吧。为什么会出现这样的状况？是因为我们只会把地址写在指令中，所以就没办法了，如果我们不是把地址直接写在指令中，而是把地址放在另外一个寄存器单元中，根据这个寄存器单元中的数值决定该到哪个单元中取数据，比如，当前这个寄存器中的值是30H，那么就到30H单元中去取，如果是31H就到31H单元中去取，就可以解决这个问题了。怎么个解决法呢？既然是看的寄存器中的值，那么我们就可以通过一定的方法让这里面的值发生变化，比如取完一个数后，将这个寄存器单元中的值加1，还是执行同一条指令，可是取数的对象却不一样了，不是吗。通过例子来说明吧。 MOV R7，#20 MOV R0，#30H LOOP：MOV A，@R0 INC R0 DJNZ R7,LOOP 这个例子中大部份指令我们是能看懂的，第一句，是将立即数20送到R7中，执行完后R7中的值应当是20。第二句是将立即数30H送入R0工作寄存器中，所以执行完后，R0单元中的值是30H，第三句，这是看一下R0单元中是什么值，把这个值作为地址，取这个地址单元的内容送入A中，此时，执行这条指令的结果就相当于MOV A，30H。第四句，没学过，就是把R0中的值加1，因此执行完后，R0中的值就是31H，第五句，学过，将R7中的值减1，看是否等于0，不等于0，则转到标号LOOP处继续执行，因此，执行完这句后，将转去执行MOV A，@R0这句话，此时相当于执行了MOV A，31H（因为此时的R0中的值已是31H了），如此，直到R7中的值逐次相减等于0，也就是循环20次为止，就实现了我们的要求：从30H单元开始将20个数据送入A中。 这也是一种寻找数据的方法，由于数据是间接地被找到的，所以就称之为间址寻址。注意，在间址寻址中，只能用R0或R1存放等寻找的数据。 二、指令 数据传递类指令 1） 以累加器为目的操作数的指令 MOV A，Rn MOV A，direct MOV A，@Ri MOV A，#data 第一条指令中，Rn代表的是R0-R7。第二条指令中，direct就是指的直接地址，而第三条指令中，就是我们刚才讲过的。第四条指令是将立即数data送到A中。 下面我们通过一些例子加以说明： MOV A，R1 ；将工作寄存器R1中的值送入A，R1中的值保持不变。 MOV A,30H ；将内存30H单元中的值送入A，30H单元中的值保持不变。 MOV A,@R1 ；先看R1中是什么值，把这个值作为地址，并将这个地址单元中的值送入A中。如执行命令前R1中的值为20H，则是将20H单元中的值送入A中。 MOV A,#34H ；将立即数34H送入A中，执行完本条指令后，A中的值是34H。 2）以寄存器Rn为目的操作的指令 MOV Rn,A MOV Rn,direct MOV Rn,#data 这组指令功能是把源地址单元中的内容送入工作寄存器，源操作数不变。
上传时间： 2013-10-13
上传用户：3294322651
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-14
上传用户：fdmpy
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-23
上传用户：shen_dafa
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的move MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2014-01-03
上传用户：Divine
