SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 mhz and CPU clock = 100 mhz (or in the ratio 1:5). If you have a wish you can achieve this core. Good luck
标签： controller written NIOS2 using
上传时间： 2016-08-12
上传用户：王楚楚
GINSmodules to enable the low-power wireless sensor networks measurement system. Available in 868/916 mhz, 433 mhz, GINS PROGRAME
标签： GINSmodules measurement Available low-power
上传时间： 2016-09-27
上传用户：希酱大魔王
RECOMMENDATION ITU-R M.1653*,** Operational and deployment requirements for wireless access systems including radio local area networks in the mobile service to facilitate sharing between these systems and systems in the Earth exploration-satellite service (active) and the space research service (active) in the band 5 470-5 570 mhz within the 5 460 5 725 mhz range
标签： RECOMMENDATION requirements Operational deployment
上传时间： 2016-10-21
上传用户：miaochun888
提出了基于嵌入式技术CCD 采集系统的新方法,并以ARM微处理器和FPGA 芯片为核心设计了嵌入式CCD 采集系统,解决了传统采集方法中系统过于庞大和复杂的问题,具有结构简单、小型化和智能化的特点。试验结果表明,该系统实现了CCD 输出图像的高速采集和实时显示,数据采集速率达到5 mhz。
上传时间： 2016-11-04
上传用户：lizhizheng88
智能频率计 1. 频率测量范围为1Hz~1mhz 2. 当频率在1KHz以下时采用测周方法 其它情 况采用测频方法.二者之间自动转换 3. 测量结果显示在数码管上,单位可以是Hz（Ｈ）、 KHz（ＡＨ）或mhz（ＢＨ）。 ４. 测量过程不显示数据，待测量结果结束后，直接显示结果。
上传时间： 2013-12-29
上传用户：LouieWu
I often need a simple function generator. Just to generate a certain frequency. After all the years I ve worked with electronics, I still haven t got me one. Even though I need it now and then, I just couldn t seem to justify the cost of one. So, standard solution - build one yourself. I designed a simple sinewave generator based on a Analog Devices AD9832 chip. It will generate a sinewave from 0.005 to 12 mhz in 0.005 Hz steps. That s pretty good, and definitely good enough for me ! But while waiting for the AD9832 chip to arrive, I came up with a very simple version of the DDS synth, using just the 2313 and a resistor network.
标签： frequency generator function generate
上传时间： 2013-12-17
上传用户：thesk123
DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 mhz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 mhz performance with automatic place and route tools.
上传时间： 2014-11-01
上传用户：l254587896
到目前为止，大部分人都已非常熟悉 Java 2平台，以及 Sun如何把 Java技术分成三个版本 (标准版、袖珍版以及企业版），Sun 在1999年6月时推出了 Java 2袖珍版 (J2ME)来满足消费电子和嵌入设备的需要。J2ME是为了那些使用有限的能源、有限的网络连接 (常常是无线连接)以及有限图形用户界面能力的设备开发的。它最初的目标是 16位或 32位处理器，16 mhz时钟频率， 512K或更少内存的设备。乍一看之下， J2ME就像一个没有绑定明显主题的松散的应用程序接口和技术规范。我们想通过说它不是什么东西的方法来描述它，它不是一组用于台式机 Java应用程序规范，如果你再观察仔细一些，你会发现所有的 J2ME组件都围绕一个中心，这些中心被称为configuration(配置 ，Sun的市场营销资料也称它们 design centers，设计中心），它们中间的每一个都是用于消费电子和嵌入设备的特别的类。
标签：
上传时间： 2014-06-17
上传用户：小码农lz
本例展示了如何利用外设TIM2来产生四路频率不同的信号。 TIM2时钟设置为36mhz，预分频设置为2，使用输出比较-翻转模式（Output Compare Toggle Mode）。 TIM2计数器时钟可表达为：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 mhz 设置TIM2_CCR1寄存器值为32768，则CC1更新频率为TIM2计数器时钟频率除以CCR1寄存器值，为366.2 Hz。因此，TIM2通道1可产生一个频率为183.1 Hz的周期信号。 同理，根据寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，TIM2通道2可产生一个频率为366.3 Hz的周期信号；TIM2通道3可产生一个频率为732.4 Hz的周期信号；TIM2通道4可产生一个频率为1464.8 Hz的周期信号。 可以通过示波器观察各路输出
上传时间： 2014-01-22
上传用户：plsee
ATmega8是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令 集以及单时钟周期指令执行时间， ATmega8 的数据吞吐率高达1 MIPS/mhz，从而可以 缓减系统在功耗和处理速度之间的矛盾。
上传时间： 2017-03-30
上传用户：shinesyh
