FPGA的存储器代码的VHDL,verilog描述及测试代码
标签: verilog FPGA VHDL 存储器
上传时间: 2014-01-02
上传用户:yy541071797
altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TESTBENCH ,直接可用
标签: verilog altera zigzag fpga
上传时间: 2016-10-08
上传用户:362279997
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用
标签: VERILOG DCFIFO FPGA 时钟域
上传时间: 2014-01-07
上传用户:jichenxi0730
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。
标签: alteral VERILOG DCFIFO FPGA
上传时间: 2013-12-26
上传用户:lepoke
8051core-Verilog FPGA的51单片机内核源代码!
标签: core-Verilog 8051 FPGA 51单片机
上传时间: 2013-12-01
上传用户:lacsx
用Verilog语言写的FPGA FIFO,仅供参考。
标签: Verilog FPGA FIFO 语言
上传时间: 2014-01-20
上传用户:klin3139
cpld/fpga常用加法器设计的verilog程序
标签: verilog cpld fpga 加法器
上传时间: 2016-11-05
上传用户:fhzm5658
cpld/fpga RS(204,188)译码器的verilog程序
标签: verilog cpld fpga 204
上传用户:tyler
适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.
标签: VERILOG FPGA 初学者 流水灯
上传时间: 2016-11-10
上传用户:miaochun888
FPGA与PC串口通信的Verilog HDL 程序
标签: Verilog FPGA HDL PC串口
上传时间: 2016-11-16
上传用户:whenfly