DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的
上传时间: 2016-10-26
上传用户:coeus
DDR SDRAM控制器的VHDL源代码,含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 MHz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 MHz performance with automatic place and route tools.
上传时间: 2014-11-01
上传用户:l254587896
基于VHDL编写的DDR-SDRAM控制器的编程,目前是业界常用的RAM控制器
上传时间: 2017-01-19
上传用户:lz4v4
这个设计是使用Virtex-4实现DDR的控制器的,设计分为三个主要模块:Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。
上传时间: 2017-05-20
上传用户:llandlu
DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA
上传时间: 2014-01-14
上传用户:kbnswdifs
该文档为DDR内存控制器的FPGA实现总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-03-20
上传用户:
·摘要: DDB SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成与DSP、FPGA之间的通信.由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDRSDRAM控制器.该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术.
标签: Xilinx_FPGA DDR_SDRAM 控制器
上传时间: 2013-05-24
上传用户:zxc23456789
可编程序逻辑控制器第六讲
上传时间: 2013-06-30
上传用户:eeworm
西安新敏电子 液晶显示器及控制器 传感器总汇 87.7
上传时间: 2013-07-21
上传用户:eeworm
STM32微控制器原理与实践 超清书签版
上传时间: 2013-04-15
上传用户:eeworm