操作系统vxworks平台下内存控制器设备的驱动程序,支持多种芯片,支持多种cpu
上传时间： 2014-11-22
上传用户：CSUSheep
ZBT内存控制器.支持OPB总线。VHDL源码
上传时间： 2014-11-30
上传用户：sssl
s3c2440数据手册中文翻译 第五章内存控制器
上传时间： 2014-01-17
上传用户：啊飒飒大师的
Verilog写的内存控制器代码. 很好,很容易看懂
上传时间： 2017-06-14
上传用户：exxxds
该文档为DDR内存控制器的FPGA实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-03-20
上传用户：
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP软核中初始化模块、配置模块、执行模块和数据通道模块的RTL级设计。根据在设计中遇到的问题，对DDR2控制器的整体架构进行改进与完善。在分析了Altera数字PHY的基本性能的基础上，设计DDR2控制器与数字PHY的接口模块。搭建DDR2控制器IP软核的仿真验证平台，针对设计的具体功能进行仿真验证，并实现在Altera Stratix II GX90开发板上对DDR2存储芯片基本读/写操作控制的FPGA功能演示。 论文设计的DDR2控制器的主要特点是： 1.支持数字PHY电路，不需要实际的硬件电路就完成DDR2控制器与DDR2存储芯片之间的物理层接口，节约了设计成本，缩小了硬件电路的体积。 2.将配置口从初始化模块中分离出来，简化了具体操作。 3.支持多个DDR2存储芯片，使得DDR2控制器的应用范围更为广阔。 4.支持DDR2的三项新技术，充分发挥DDR2内存的特性。 5.自动DDR2刷新控制，方便用户对DDR2内存的控制。
上传时间： 2013-06-10
上传用户：ynzfm
S3C2440下的内存测试源码，ADS下的源码！对需要了解ARM的内存控制器工作原理的兄弟很有帮助！
上传时间： 2013-11-26
上传用户：Divine
随着FPGA技术的发展，在FPGA上实现片上系统在技术上已经可能。基于FPGA片上系统开发已成为目前FPGA应用的一个热点。但是基于FPGA片上系统对使用者的知识要求比较高，使用流程比较复杂，参考资料不多。成为目前开发者应用的瓶颈。本书针对基于FPGA片上系统开发的核心，用户IP的开发，并结合XILINX的嵌入式开发工具EDK，详细讲解了怎么去开发和调试客户自己的用户硬件外设（用户IP），使得开发者可以很快地熟练使用EDK，进行自己的片上系统开发。书中内容主要针对嵌入式用户硬件外设的开发流程和调试方法，不涉及开发语言的细节。在使用本书前必须熟练掌握硬件描述语言。本书基于XILINX的嵌入式开发平台，讲解了嵌入式系统的基本概念：FPGA原理和MicroBlaze处理器和最新的多端口内存控制器（MPMC）。以基于3个不同总线和接口的试验，详细讲述了怎样开发用户自定义IP。本书前三章以基本概念介绍为主。后四章以试验为主，分别介绍了在XILINX嵌入式开发平台上常用接口上用户IP开发的实现：第4章是介绍了EDK工具的使用流程；第5章是PLB总线的用户IP的开发；第6章是FSL总线的用户IP的开发；第7章是多端口内存控制器（mpmc）中NPI接口的用户IP的开发。
上传时间： 2022-07-28
上传用户：
用89C52制作太阳电池数显充放电控制器原程序.说明：70H内存单元存放采样值，78H-7AH存放显示的BCD码数据；自然就依次为个位、十位和百位，模数转换器是ADC0809
上传时间： 2014-09-04
上传用户：zaizaibang
一个51单片机温度控制器,又一个示范如何在2051这样的小内存小ROM单片机上实现实时多任务小例子.使用时间片和状态机来完成任务的调度,而不是靠任务切换机制(这样小的资源是不足以支持RTOS的)
上传时间： 2014-01-17
上传用户：天诚24
