crc hdl

用于计算CRC的verilog HDL源码

用于计算CRC的verilog HDL源码

标签： verilog CRC HDL 计算

上传时间： 2015-02-07

上传用户：569342831
CRC校验码

CRC校验码，用于对数据流进行crc校验。主要有CRC_16,CRC_8,CRC_32校验。所用语言为Verilog HDL.

标签： CRC 校验码

上传时间： 2015-05-02

上传用户：qiao8960
Verilog-HDL实践与应用系统设计

Verilog-HDL实践与应用系统设计

标签： Verilog-HDL 实践应用系统

上传时间： 2013-08-06

上传用户：eeworm
精通Verilog HDL：IC设计核心技术实例详解

精通Verilog HDL：IC设计核心技术实例详解

标签： Verilog HDL IC设计核心技术

上传时间： 2013-07-24

上传用户：eeworm
Verilog-HDL实践与应用系统设计-210页-18.0M.rar

专辑类----可编程逻辑器件相关专辑 Verilog-HDL实践与应用系统设计-210页-18.0M.rar

标签： Verilog-HDL 18.0 210

上传时间： 2013-07-23

上传用户：小宇NVO
Verilog-HDL实践与应用系统设计-210页-18.0M.pdf

专辑类-可编程逻辑器件相关专辑-96册-1.77G Verilog-HDL实践与应用系统设计-210页-18.0M.pdf

标签： Verilog-HDL 18.0 210

上传时间： 2013-04-24

上传用户：vodssv
CRC算法原理及C语言实现.rar

详细的CRC 校验原理分析以及计算过程

标签： CRC 算法原理 C语言

上传时间： 2013-05-16

上传用户：hrzx1234
基于FPGA的SATAⅡ协议研究与实现.rar

现代的计算机追求的是更快的速度、更高的数据完整性和灵活性。无论从物理性能，还是从电气性能来看，现今的并行总线都已出现了某些局限，无法提供更高的数据传输率。而SATA以其传输速率快、支持热插拔、可靠的数据传输等特点，得到各行业越来越多的支持。目前市场上的SATA IP CORE都是面向IC设计的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上实现SATAⅡ协议，对SATA技术的推广、国内逻辑IP核的发展都有一定的意义。本文将SATAⅡ协议的FPGA实现划分成物理层、链路层、传输层和应用层四个模块。提出了物理层串行收/发器设计以及物理链路初始化方案。分析了链路层模块结构，给出了作为SATAⅡ链路层核心的状态机的设计。为满足SATAⅡ协议3．0Gbps的速率，采用扩大数据处理位宽的方法，设计完成了链路层的16b/20b编码模块，同时为提高数据传输可靠性和信号的稳定性，分别实现了链路层CRC校验模块和并行扰码模块。在描述协议传输层的模块结构的基础上，给出了作为传输层核心的状态机的设计，并以DMA DATA OUT命令的操作为例介绍了FIS在传输层中的处理过程。完成了命令层协议状态机的设计，并实现了SATAⅡ新增功能NCQ技术，从而使得数据传输更加有效。最后为使本设计应用更加广泛，设计了基于AHB总线的用户接口。本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。

标签： FPGA SATA 协议研究

上传时间： 2013-06-16

上传用户：cccole0605
带CRC串口调试助手

带CRC串口调试助手，应用于各种数据通讯检测与调试

标签： CRC 串口调试助手

上传时间： 2013-04-24

上传用户：gaoxiaonea
基于Verilog HDL语言的FPGA设计

采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog

标签： Verilog FPGA HDL 语言

上传时间： 2013-07-06

上传用户：也一样请求