核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256个LEs，36个M4K RAM blocks (4Kbits plus 512 parity bits)，同时具有165,888bit癿RAM，支持18个Embedded multipliers和2个PLL，资源配备十分丰富。实验证明，返款芯片在嵌入NIOS II软核将黑釐开収板癿所有外讴全部跑起来，仅占全部资源癿70-80% ; 核心板同时配备了64Mbit癿SDRAM，对亍运行NIOS软核提供了有力癿保障，返款芯片为时钟频率有143MHz，实验证明，NIOS II软核主频可以平稳运行120MHz，速度迓是相当忚癿; 16Mbit癿配置芯片也为返款核心板增色丌少，丌仅可以存储配置信息，同时迓可以实现NIOS II软件程序存储，你编写癿程序再大也没有后顼乀忧了。 20M癿有源晶振也是必丌可少癿，他是整个系统癿时钟源泉;4个LED对亍调试来说更是提供了径多方便;复位按键，重新配置按键，配置指示灯一个也丌能少;同时支持AS模式和JTAG模式; 除此以外，核心板一个更大的特点是它可以独立亍底板单独运行，为此配备了5V癿电源接口，高质量癿红色开关，为了安全迓加入了自恢复保险丝。当然扩展口是丌能少癿，除了SDRAM占用癿38个IO口外，其他100个IO全部扩展出来，为大家可以迕行自我扩展实验做好了充分癿准备。 四、 下扩展板配置 为了让FPGA収挥它癿强大功能，黑釐开収板为其讴计一款资源丰富癿下扩展板(乀所以叨下扩展板，是因为我们后续迓会有上扩展板)。下面我们就来简单介终一下下扩展板癿资源配置。 支持网络功能，配置ENC28J60网口芯片。ENC28J60是Microchip Technology(美国微芯科技公司)推出癿28引脚独立以太网控刢器。目前市场上大部分以太网控刢器癿封装均赸过80引脚，而符吅IEEE 802.3协议癿ENC28J60叧有28引脚，既能提供相应癿功能，又可以大大简化相关讴计，减小空间; 支持USB功能，配置CH376芯片。CH376 支持USB 讴备方式和USB 主机方式，幵丏内置了USB 途讯协议癿基本固件，内置了处理Mass-Storage海量存储讴备癿与用途讯协议癿固件，内置了SD 卡癿途讯接口固件，内置了FAT16和FAT32 以及FAT12 文件系统癿管理固件，支持常用癿USB 存储讴备(包括U 盘/USB 硬盘/USB 闪存盘/USB 读卡器)和SD 卡(包括标准容量SD 卡和高容量HC-SD 卡以及协议兼容癿MMC 卡和TF 卡); 支持板载128*64的点阵LCD。ST7565P控刢芯片，内置DC/DC电路，途过软件调节对比度。该芯片支持，幵口和串口丟种方式;
上传时间： 2013-11-23
上传用户：ouyangtongze
ISIS 有一个很完善的图形系统允许你自定义原理图所包含项目的外观比如线条格式,填充色,文本的字体,文本的效果等等… 这个系统非常强大并且允许你自己定义部分或者全部的原理图的全部外观,同时允许加载某些对象到你本地的外观属性. 在ISIS中所有的图形对象都是根据图形格式所画出. 图形格式(graphics style)是一个完整的描述,关于怎样去画出和填充一个图形(比如一条线条,一个方框,圆或别的)并且包含线条的格式(实心线,点线,虚线等等),宽度,颜色,填充格式,填充的前台色和背景色,等等..同样,所有的标号(label)和文字块(cript blocks)在ISIS(终端标号,管脚名,等等)都是根据文本格式所画出来.文本格式(text style)是一个完整的描述,关于怎样去画出一些文本和包含字体的属性(比如:亚洲字体,罗马字体,等等),字符的高度,宽度,颜色,等等… 在ISIS 中,大多数的对象,例如2D图形,线条,终端标号,等等…每一个都有属于自己的格式以便他们能被定义,也就是说,比如,一条线条和另外一条线条有不同的外观. 这些项目作为这个对象的格式被设定,别的对象比如管脚名,子电路体,等等 是早已经被预先定义好的格式,因此这些对象只能定义要么全有要么全无的特性,也就是说,比如,子电路体可以有不同的你所想要的外观,但是所有的子电路体必须有相同的外观.
上传时间： 2013-10-11
上传用户：qwer0574
In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.
上传时间： 2013-11-11
上传用户：csgcd001
The CoolRunner-II CPLD is a highly uniform family of fast, low-power devices. Theunderlying architecture is a traditional CPLD architecture, combining macrocells intofunction blocks interconnected with a global routing matrix, the Xilinx AdvancedInterconnect Matrix (AIM). The function blocks use a PLA configuration that allowsall product terms to be routed and shared among any of the macrocells of the functionblock.
上传时间： 2013-11-03
上传用户：1037540470
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-23
上传用户：shen_dafa
ISIS 有一个很完善的图形系统允许你自定义原理图所包含项目的外观比如线条格式,填充色,文本的字体,文本的效果等等… 这个系统非常强大并且允许你自己定义部分或者全部的原理图的全部外观,同时允许加载某些对象到你本地的外观属性. 在ISIS中所有的图形对象都是根据图形格式所画出. 图形格式(graphics style)是一个完整的描述,关于怎样去画出和填充一个图形(比如一条线条,一个方框,圆或别的)并且包含线条的格式(实心线,点线,虚线等等),宽度,颜色,填充格式,填充的前台色和背景色,等等..同样,所有的标号(label)和文字块(cript blocks)在ISIS(终端标号,管脚名,等等)都是根据文本格式所画出来.文本格式(text style)是一个完整的描述,关于怎样去画出一些文本和包含字体的属性(比如:亚洲字体,罗马字体,等等),字符的高度,宽度,颜色,等等… 在ISIS 中,大多数的对象,例如2D图形,线条,终端标号,等等…每一个都有属于自己的格式以便他们能被定义,也就是说,比如,一条线条和另外一条线条有不同的外观. 这些项目作为这个对象的格式被设定,别的对象比如管脚名,子电路体,等等 是早已经被预先定义好的格式,因此这些对象只能定义要么全有要么全无的特性,也就是说,比如,子电路体可以有不同的你所想要的外观,但是所有的子电路体必须有相同的外观.
上传时间： 2013-12-24
上传用户：uuuuuuu
ECHNICAL COMMITTEE No. 65: INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL WORKING GROUP 6 VOTING DRAFT - PUBLICLY AVAILABLE SPECIFICATION - FUNCTION blocks FOR INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL SYSTEMS
标签： INDUSTRIAL-PROCESS MEASUREMENT COMMITTEE ECHNICAL
上传时间： 2014-10-28
上传用户：源弋弋
ECHNICAL COMMITTEE No. 65: INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL WORKING GROUP 6 VOTING DRAFT - PUBLICLY AVAILABLE SPECIFICATION - FUNCTION blocks FOR INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL SYSTEMS
标签： INDUSTRIAL-PROCESS MEASUREMENT COMMITTEE ECHNICAL
上传时间： 2015-02-11
上传用户：baiom
ECHNICAL COMMITTEE No. 65: INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL WORKING GROUP 6 VOTING DRAFT - PUBLICLY AVAILABLE SPECIFICATION - FUNCTION blocks FOR INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL SYSTEMS
标签： INDUSTRIAL-PROCESS MEASUREMENT COMMITTEE ECHNICAL
上传时间： 2013-12-27
上传用户：frank1234
Wavelets have widely been used in many signal and image processing applications. In this paper, a new serial-parallel architecture for wavelet-based image compression is introduced. It is based on a 4-tap wavelet transform, which is realised using some FIFO memory modules implementing a pixel-level pipeline architecture to compress and decompress images. The real filter calculation over 4 · 4 window blocks is done using a tree of carry save adders to ensure the high speed processing required for many applications. The details of implementing both compressor and decompressor sub-systems are given. The primarily analysis reveals that the proposed architecture, implemented using current VLSI technologies, can process a video stream in real time.
标签： applications processing Wavelets widely
上传时间： 2014-01-22
上传用户：hongmo
