1.3.5 嵌入微处理器的FPGA设计流程。
上传时间： 2013-11-08
上传用户：ljj722
用QUARTUS_II做FPGA开发全流程
标签： QUARTUS_II FPGA 流程 傻瓜式
上传时间： 2013-11-18
上传用户：DXM35
1.3 FPGA的设计流程。
上传时间： 2013-10-09
上传用户：lwwhust
1.2 FPGA的设计方法与要求。
上传时间： 2014-12-28
上传用户：JIMMYCB001
[SBBS_PT].深入浅出玩转FPGA视频学习课程
上传时间： 2013-10-21
上传用户：问题问题
其中包括有多种FPGA开发板的原理图
上传时间： 2014-12-05
上传用户：yanqie
[SBBS_PT].《深入浅出玩转FPGA》随书光盘.iso
上传时间： 2013-12-27
上传用户：狗日的日子
为了满足对随机数性能有一定要求的系统能够实时检测随机数性能的需求，提出了一种基于FPGA的随机数性能检测设计方案。根据NIST的测试标准，采用基于统计的方法，在FPGA内部实现了对随机序列的频率测试、游程测试、最大游程测试、离散傅里叶变换测试和二元矩阵秩测试。与现在常用的随机数性能测试软件相比，该设计方案，能灵活嵌入到需要使用随机数的系统中，实现对随机性能的实时检测。实际应用表明，该设计具有使用灵活、测试准确、实时输出结果的特点，达到了设计要求。
上传时间： 2013-11-13
上传用户：lliuhhui
FPGA
上传时间： 2014-12-28
上传用户：maqianfeng
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-12-28
上传用户：feilinhan
