CPLD/FPGA是目前诮用最为广泛的两种可编程专用集成电路（ASIC），特别适合于产品的样品开发与小批量生产。本书从现代电子系统设计的角度出发，以全球著名的可编程逻辑器件供应商Xilinx公司的产品为背景，系统全面地介绍该公司的CPLD/FPGA产品的结构原理、性能特点、设计方法以及相应的EDA工具软件，重点介绍CPLD/FPGA在数字系统设计、数字通信与数字信号处理等领域中的应用。\r\n 本书内容新颖、技术先进、由浅入深，既有关于大规模可编辑逻辑器件的系统论述，又有丰富的设计应用实例。对于从事各类
上传时间： 2013-09-06
上传用户：Maple
FPGA加密的方法，对于那些需要加密自己的vhdl源代码的人来说，很有用
上传时间： 2013-09-06
上传用户：hebmuljb
用vhdl编写的基于fpga的数字频率计程序算法
上传时间： 2013-09-07
上传用户：chfanjiang
fpga学习中常用的缩略语
上传时间： 2013-09-07
上传用户：英雄
一些FPGA的扩展电路原理图，对fpga的实际很有帮助
上传时间： 2013-09-07
上传用户：d815185728
DSP的使用正呈爆炸式发展。OFDM、GPS相关器、FFT、FIR滤波器或H.264之类计算密集型算法在从移动电话到汽车的各种应用中都很常见。设计人员实现DSP有三种选择：他们可以使用DSP处理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其极大的NRE和较长研制周期使其对许多设计而言并不适用。定制ASIC的研制周期可达一年之久，比最终产品的使用寿命都长。FPGA已占居较大的市场份额，因为其能提供比DSP处理器更好的吞吐量，而且没有ASIC的极大NRE和较长研制周期。 因此，常常将基于ARM的MCU和FPGA结合使用来实现这些设计，其中FPGA实现设计的DSP部分。然而，FPGA也有其自身的不足--最突出的是功耗很高(静态功耗接近2W)，且性能比ASIC慢。FPGA时钟用于逻辑执行时通常限制为50MHz，而ASIC可以400MHz或更高频率执行逻辑。其他缺点还包括在IP载入基于SRAM的FPGA时安全性还不够理想，成本也较高。尽管FPGA成本已迅速降低，但价格通常在10,000片左右就不再下降，因此仍比较昂贵。 新型可定制Atmel处理器（CAP）MCU具有的门密度、单元成本、性能和功耗接近基于单元的ASIC，而NRE较低且开发时间较快。与基于ARM的非可定制标准产品MCU一样，不需要单独的ARM许可。 可定制MCU利用新型金属可编程单元结构（MPCF）ASIC技术，其门密度介于170K门/mm2与210K门/mm2之间，与基于单元的ASIC相当。例如，实现D触发器（DFF）的MPCF单元与标准的单元DFF都使用130nm的工艺，所用面积差不多相同。
上传时间： 2013-10-29
上传用户：xymbian
FPGA原理
标签： FPGA
上传时间： 2013-10-14
上传用户：921005047
[CPLD-FPGA]《深入浅出玩转FPGA视频学习课程》35讲全[wmv] 附件比较大所以整理了视频迅雷种子。
上传时间： 2013-10-31
上传用户：silenthink
作者：华清远见嵌入式学院。华清远见10年特献《FPGA应用开发入门与典型实例》
上传时间： 2013-12-31
上传用户：jiangxiansheng
1.4 FPGA的设计工具。
上传时间： 2013-10-15
上传用户：1412904892
