本文件是pci的VeriLog源代码程序
标签: VeriLog pci 源代码 程序
上传时间: 2015-05-14
上传用户:1079836864
VeriLog具体讲解
标签: VeriLog
上传时间: 2013-12-17
上传用户:yxgi5
推荐下载,VeriLog状态机实例.体现了流水线思想的应用
标签: VeriLog 状态 流水线
上传时间: 2014-01-25
上传用户:1101055045
推荐下载,VeriLog处理器设计实例.体现了结构描述和寄存器传输描述的应用
标签: VeriLog 处理器 传输
上传用户:yuzsu
强烈推荐下载,VeriLog状态机实例.可以在modelsim下运行.
标签: modelsim VeriLog 状态
上传时间: 2014-01-06
上传用户:GavinNeko
还是一个VeriLog原代码,可以在modelsim下运行,强烈推荐下载
标签: modelsim VeriLog 代码
上传用户:亚亚娟娟123
arm VeriLog hdl ip core
标签: VeriLog core arm hdl
上传时间: 2014-01-14
上传用户:wang0123456789
维特比解码器低功耗设计VeriLog编码完整的程序可直接用
标签: VeriLog 解码器 低功耗设计 编码
上传时间: 2013-12-18
上传用户:silenthink
Arbiter.v VeriLog实现 三路请求,使用循环策略的仲裁器 含有看门狗电路
标签: Arbiter VeriLog
上传时间: 2013-12-10
上传用户:qlpqlq
VeriLog 实现 优化的16位比较器 可以输出大于,小于,等于。模块化设计,可扩展为32位
标签: VeriLog 比较器 输出
上传时间: 2015-05-16
上传用户:dongbaobao