用VeriLog实现滤波器的功能,通过软件综合仿真,在利用FPGA实现
标签: VeriLog 滤波器
上传时间: 2013-12-14
上传用户:lanhuaying
ALTERA sdram vhdl与VeriLog参考设计
标签: VeriLog ALTERA sdram vhdl
上传时间: 2014-01-03
上传用户:赵云兴
用VeriLog写的很好的cpu core
标签: VeriLog core cpu
上传时间: 2015-04-17
上传用户:海陆空653
初学VeriLog HDL时 找的好资料 大家共享
标签: VeriLog HDL 家
上传时间: 2015-04-19
上传用户:wfeel
一个很好的利用VeriLog编程实现的cpu程序,一定要好好利用。
标签: VeriLog cpu 编程实现 程序
上传时间: 2015-04-20
上传用户:luopoguixiong
是VeriLog例子。初级适用。包括了简单的例子。
标签: VeriLog
上传时间: 2013-12-25
上传用户:lixinxiang
VeriLog HDL程序,对硬件开发有兴趣或需要的朋友赶快down下来
标签: VeriLog HDL 程序
上传时间: 2014-12-09
上传用户:com1com2
openaccess与VeriLog互相转化时所用的源代码,在安装了openaccess的windows和linux上都可以使用。
标签: openaccess VeriLog 转化 源代码
上传时间: 2015-04-23
上传用户:maizezhen
用VeriLog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
标签: VeriLog DHL 语言 编写
上传时间: 2013-12-15
上传用户:维子哥哥
pic cpu source code. it is writed in the VeriLog source code. it can work on the 40Mhz high speed.
标签: source code the VeriLog
上传时间: 2014-01-22
上传用户:曹云鹏