SdRam-mt

DDR SDRAM控制器的VHDL源代码

DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 MHz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 MHz performance with automatic place and route tools.

标签： SDRAM VHDL DDR 控制器

上传时间： 2014-11-01

上传用户：l254587896
标准SRD SDRAM控制器参考设计

标准SRD SDRAM控制器参考设计，altera提供 Verilog代码,带有使用手册，大家试试交流一下

标签： SDRAM SRD 标准控制器

上传时间： 2014-01-04

上传用户：xg262122
TMS320DM642 SDRAM PCB预仿真

TMS320DM642 SDRAM PCB预仿真

标签： SDRAM TMS 320 642

上传时间： 2013-11-26

上传用户：liuchee
VISUAL DSP++ BLACKFIN DSP DESIGN CHACHE_EBIU SDRAM

VISUAL DSP++ BLACKFIN DSP DESIGN CHACHE_EBIU SDRAM

标签： CHACHE_EBIU DSP BLACKFIN VISUAL

上传时间： 2017-01-05

上传用户：cc1015285075
用比例导引律仿真拦截器拦截来袭导弹的时间步长模拟算法,MT弹道数据

用比例导引律仿真拦截器拦截来袭导弹的时间步长模拟算法,MT弹道数据，具体自己定

标签： MT 比例仿真导弹

上传时间： 2017-01-09

上传用户：924484786
基于Verilog的完整SDRAM控制器时序代码

基于Verilog的完整SDRAM控制器时序代码

标签： Verilog SDRAM 控制器代码

上传时间： 2017-01-17

上传用户：exxxds
sdram的测试程序和读写程序 vhdl语言编写的

sdram的测试程序和读写程序 vhdl语言编写的

标签： sdram vhdl 测试程序读写程序

上传时间： 2013-12-19

上传用户：lili123
基于VHDL编写的DDR-SDRAM控制器的编程

基于VHDL编写的DDR-SDRAM控制器的编程，目前是业界常用的RAM控制器

标签： DDR-SDRAM VHDL 编写控制器

上传时间： 2017-01-19

上传用户：lz4v4
基于VHDL编写的SDR-SDRAM控制器的编程

基于VHDL编写的SDR-SDRAM控制器的编程，目前是业界常用的RAM控制器

标签： SDR-SDRAM VHDL 编写控制器

上传时间： 2017-01-19

上传用户：Ants
奇想达QXD-DM642开发板提供的SDRAM读写源码。

奇想达QXD-DM642开发板提供的SDRAM读写源码。

标签： QXD-DM SDRAM 642 开发板

上传时间： 2014-08-30

上传用户：yiwen213