为了满足工业控制系统多功能和数据处理能力的需求，设计了基于CPCI总线的一体化数据处理中心。系统以FPGA芯片为硬件控制核心，利用硬件描述语言Verilog进行编程，采用自顶向下和模块化的设计方法，实现了在同一嵌入式产品上集成光纤通信、A/D、D/A、CPCI总线、SdRAM存储等功能，实现了系统的一体化、小型化。实际应用表明本系统稳定可靠、易于维护，满足工业控制领域的需求。
上传时间： 2013-10-18
上传用户：xmsmh
基于ARM11的嵌入式视频处理终端设计 在研究了基于ARMl 1体系结构的Samsung$3C6410处理器的基 础上，给出了多格式视频编解码的使用方法和Windows CE下中断流 驱动的设计方法，为Windows CE操作系统下的图像采集和视频处理 的复杂控制提供了软件实现的方法；并以该处理器为核心，加上外部 存储器和USB摄像头等接口电路，完成了一个嵌入式视频处理终端 核心板的硬件原理图设计和PCB图的设计，并对视频处理终端的印 制电路板的电磁兼容进行了研究。 首先对嵌入式系统和视频处理进行了简单的介绍，指出了采用 $3C6410处理器设计的视频处理终端具有的优势。其次，对$3C6410 多格式视频编解码的使用进行了仔细分析，为多格式视频编解码软件 的编写提供了思路。给出了Windows CE下中断流驱动程序的设计方 法，为主处理器和BIT处理器在Windows CE下中断流驱动的设计提 供了一种较为通用的参考模型。第三，在熟悉了S3C64lO处理器的 体系结构基础上设计出了下列电路原理图：电源及复位电路，时钟电 路，DDR SdRAM和FLASH存储器电路，USB接口电路，串口电路， JTAG接口电路，LCD和TSP接口电路。整个嵌入式视频处理终端是 一个可以独立工作的可扩展系统，该系统主要用于图像采集和视频编 解码功能。另外，分别从滤波和接地等电磁兼容性设计手段出发，对 这些方法进行了理论分析，提出了提高视频处理终端电磁兼容的措 施。最后，通过编写简单的应用程序，视频处理终端对图像进行H．264 编码，可以通过无线网卡进行传输编码后的图像。测试结果表明，视 频处理终端能够实现视频图像的拍摄、压缩、无线视频传送和视频监 控等功能。
上传时间： 2013-11-22
上传用户：谁偷了我的麦兜
核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256个LEs，36个M4K RAM blocks (4Kbits plus 512 parity bits)，同时具有165,888bit癿RAM，支持18个Embedded multipliers和2个PLL，资源配备十分丰富。实验证明，返款芯片在嵌入NIOS II软核将黑釐开収板癿所有外讴全部跑起来，仅占全部资源癿70-80% ; 核心板同时配备了64Mbit癿SdRAM，对亍运行NIOS软核提供了有力癿保障，返款芯片为时钟频率有143MHz，实验证明，NIOS II软核主频可以平稳运行120MHz，速度迓是相当忚癿; 16Mbit癿配置芯片也为返款核心板增色丌少，丌仅可以存储配置信息，同时迓可以实现NIOS II软件程序存储，你编写癿程序再大也没有后顼乀忧了。 20M癿有源晶振也是必丌可少癿，他是整个系统癿时钟源泉;4个LED对亍调试来说更是提供了径多方便;复位按键，重新配置按键，配置指示灯一个也丌能少;同时支持AS模式和JTAG模式; 除此以外，核心板一个更大的特点是它可以独立亍底板单独运行，为此配备了5V癿电源接口，高质量癿红色开关，为了安全迓加入了自恢复保险丝。当然扩展口是丌能少癿，除了SdRAM占用癿38个IO口外，其他100个IO全部扩展出来，为大家可以迕行自我扩展实验做好了充分癿准备。 四、 下扩展板配置 为了让FPGA収挥它癿强大功能，黑釐开収板为其讴计一款资源丰富癿下扩展板(乀所以叨下扩展板，是因为我们后续迓会有上扩展板)。下面我们就来简单介终一下下扩展板癿资源配置。 支持网络功能，配置ENC28J60网口芯片。ENC28J60是Microchip Technology(美国微芯科技公司)推出癿28引脚独立以太网控刢器。目前市场上大部分以太网控刢器癿封装均赸过80引脚，而符吅IEEE 802.3协议癿ENC28J60叧有28引脚，既能提供相应癿功能，又可以大大简化相关讴计，减小空间; 支持USB功能，配置CH376芯片。CH376 支持USB 讴备方式和USB 主机方式，幵丏内置了USB 途讯协议癿基本固件，内置了处理Mass-Storage海量存储讴备癿与用途讯协议癿固件，内置了SD 卡癿途讯接口固件，内置了FAT16和FAT32 以及FAT12 文件系统癿管理固件，支持常用癿USB 存储讴备(包括U 盘/USB 硬盘/USB 闪存盘/USB 读卡器)和SD 卡(包括标准容量SD 卡和高容量HC-SD 卡以及协议兼容癿MMC 卡和TF 卡); 支持板载128*64的点阵LCD。ST7565P控刢芯片，内置DC/DC电路，途过软件调节对比度。该芯片支持，幵口和串口丟种方式;
上传时间： 2013-11-23
上传用户：ouyangtongze
SmartARM9B92 是由广州致远电子有限公司完全按照工业级标准（EMC/EMI）设计开发的一款通用工控/教学开发平台，其核心控制器采用了TI 公司最新推出的LM3S9000 系列芯片。LM3S9000 在通用处理性能方面取得了最新突破，实现了连接性、存储器配置与高级运动控制的完美结合。SmartARM9B92 开发平台提供了丰富的接口：外部总线接口（EPI）、USB OTG 接口、10/100Mbps 以太网接口、带电气隔离的CAN 接口、电机驱动板接口、带电气隔离的RS-485 接口、I2S 音频接口、UART/Modem 接口和SD 卡接口等，同时集成了大容量存储器，包括SRAM、SdRAM、NOR Flash 和NAND Flash。SmartARM9B92平台将LM3S9B92 的功能特性发挥的淋漓尽致，最大程度上满足客户的应用需求。
上传时间： 2013-10-31
上传用户：hewenzhi
本文首先从无源光网络的原理出发，分析了目前几种PON技术，进行比较后指出了GPON的优势。然后阐述了GPON系统的结构、工作原理以及其协议规范，重点是TC层结构，描述了控制平面(C／M)和用户(U)平面协议栈。接下来介绍了ONU的分层功能模块，并依此提出了ONU的分层设计思想，将ONU端划分为物理媒介层(PMD)、传输汇聚层(GTC)及管理控制层(OMCI)，在此基础上提出了ONU的整体设计方案及主要芯片选型。然后研究了ONU端汇聚(GTC)层接口，包括物理层接口，用户网络接口，管理控制接121和SdRAM接口，重点是使用Verilog编写用户网络控制接口和SdRAM接口控制器并进行仿真验证。最后对本文的工作和得到的结论进行总结，并明确了未来需要改进和展开的工作。
上传时间： 2014-12-30
上传用户：w230825hy
The RT9005A/B is a dual-output Linear regulator for DDR-SdRAM VDDQ supply and termination voltage VTT supply.
上传时间： 2013-11-13
上传用户：lmq0059
提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SdRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
上传时间： 2015-01-01
上传用户：shizhanincc
MIG生成的DDR2相关的代码
上传时间： 2013-10-12
上传用户：z1191176801
基于FPGA、PCI9054、SdRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s-1的LVDS数据接收及10~50 Mbit·s-1任意速率的LVDS数据发送。
上传时间： 2013-12-24
上传用户：zhangchu0807
The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core to large amounts of DDR-SdRAM memory. Onechallenge is meeting the PCI-X target initial latency specification. PCI-X Protocol Addendum tothe PCI Local Bus Specification Revision 2.0a ([Ref 6]) dictates that when a target signals adata transfer, "the target must do so within 16 clocks of the assertion of FRAME#." PCItermination transactions, such as Split Response/Complete, are commonly used to meet thelatency specifications. This method adds complexity to the design, as well as additional systemlatency. Another solution is to increase the ratio of the memory frequency to the PCI-X busfrequency. However, this solution increases the required power and clock resource usage.
上传时间： 2013-11-24
上传用户：18707733937
