数字信号发生器是数字信号处理中不可缺少的调试设备。在某工程项目中，为了提供特殊信号，比如雷达信号，就需要设计专用的数字信号发生器，用以达到发送雷达信号的要求。在本文中提出了使用PCI接口的专用数字信号发生器方案。 该方案的目标是能够采录雷达信号，把信号发送到主机作为信号文件存储起来，然后对这个信号文件进行航迹分离，得到需要的航迹信号文件。同时，信号发生器具有发送信号的功能，可以把不同形式的信号文件发送到检测端口，用于设备调试。 在本文中系统设计主要分为硬件和软件两个方面来介绍： 硬件部分采用了FPGA逻辑设计加上外围电路来实现的。在硬件设计中，最主要的是FPGA逻辑设计，包括9路主从SPI接口信号的逻辑控制，片外SdRAM的逻辑控制，PCI9054的逻辑控制，以及这些逻辑模块间信号的同步、发送和接收。在这个过程中信号的方向是双向的，所选用的芯片都具有双向数据的功能。 在本文中软件部分包括驱动软件和应用软件。驱动软件采用PLXSDK驱动开发，通过控制PCI总线完成数据的采录和发送。应用软件中包括数据提取和数据发送，采用卡尔曼滤波器等方法。 通过实验证明该方案完全满足数据传输的要求，达到SPI传输的速度要求，能够完成航迹提取，以及数据传输。
上传时间： 2013-07-03
上传用户：xzt
随着交通工具的迅猛发展，智能交通系统(Intelligent TransportationSystems，简称ITS)在交通管理中受到广泛的关注。而在ITS中，车牌识别(LicensePlate Recognition，简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响，牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰，这都给识别造成一定难度。因此，在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点。 本文研究和设计了一种集图象采集，图象识别，图象传输等于一体的实时嵌入式系统。该平台包括硬件系统设计与应用程序开发两个方面，充分利用TI公司的C6000系列DSP强大的并行运算能力、以及FPGA的灵活时序逻辑控制技术，从硬件方面实现系统的高速运行。 本文的主要工作有两部分组成，具体如下： (1) 在硬件设计方面：实现由A/D、电源、FPGA、DSP以及SdRAM和FLASH所组成的车牌识别系统；设计并完成系统的原理图和印制板图；完成电路板调试，以及完成FPGA．在高速图像采集中的veriIog应用程序开发。 (2) 在软件开发方面：完成Philips公司的SAA7113H的配置代码开发，以及DSP底层的部分驱动程序开发。 该系统能够实现25帧每秒的数字视频流图像数据的输出，并由FPGA负责完成一幅720×572数据量的图像采集。DSP负责系统的嵌入式操作，包括系统的控制和车牌识别算法的实现。 目前，嵌入式车牌识别系统硬件平台已经搭建成功，系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与车牌识别算法、UART数据通信等功能，具有速度快、稳定性高、体积小、功耗低等特点，为车牌识别算法提供一个较好的验证平台。
上传时间： 2013-07-30
上传用户：gdgzhym
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SdRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SdRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SdRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SdRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SdRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：lansedeyuntkn
内部存储器负责计算机系统内部数据的中转、存储与读取，作为计算机系统中必不可少的三大件之一，它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”，所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上，因此内存性能的好坏，直接影响到系统的稳定性和运行性能。在当今的电子系统设计中，内存被使用得越来越多，并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大，同时由于竞争的加剧以及利润率的下降，人们希望在保持、甚至提高系统性能的同时也能降低内存产品的成本。面对这种趋势，设计和实现大容量高速读写的内存显得尤为重要。因此，近年来内存产品正经历着从小容量到大容量、从低速到高速的不断变化，从技术上也就有了从DRAM到SdRAM，再到DDR SdRAM及DDR2 SdRAM等的不断演进。和普通SdRAM的接口设计相比，DDR2 SdRAM存储器在获得大容量和高速率的同时，对存储器的接口设计也提出了更高的要求，其接口设计复杂度也大幅增加。一方面，由于I/O块中的资源是有限的，数据多路分解和时钟转换逻辑必须在FPGA核心逻辑中实现，设计者可能不得不对接口逻辑进行手工布线以确保临界时序。而另一方面，不得不处理好与DDR2接口有关的时序问题（包括温度和电压补偿）。要正确的实现DDR2接口需要非常细致的工作，并在提供设计灵活性的同时确保系统性能和可靠性。 本文对通过Xilinx的Spartan3 FPGA实现DDR2内存接口的设计与实现进行了详细阐述。通过Xilinx FPGA提供了I/O模块和逻辑资源，从而使接口设计变得更简单、更可靠。本设计中对I/O模块及其他逻辑在RTL代码中进行了配置、严整、执行，并正确连接到FPGA上，经过仔细仿真，然后在硬件中验证，以确保存储器接口系统的可靠性。
上传时间： 2013-06-08
上传用户：fairy0212
随着人们对无线通信需求和质量的要求越来越高，无线通信设备的研发也变得越来越复杂，系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期，测试人员需要在实验室模拟出无线信道的各种传播特性，以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考，采用基于Jakes模型的改进算法，使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收，每根天线由八条可分辨路径，每条可分辨路径由64个反射体构成，每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置，并且保证反射体的角度和相位是均匀分布的随机数，可以使得同一条路径不同反射体之间的非相关特性，得到的多径传播信道是一个离散的广义平稳非相关散射模型(WSSUS)。无线信道仿真器模拟了上行数据传输环境，上行数据由后台产生后储存在单板上的SdRAM中。启动测试之后，上行数据在CPU的控制下通过信道仿真器，然后送达基带处理板解调，最后测试数据的误码率和误块率，从而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141协议中对通信设备测试的要求和无线信道自身的特点，完成了对无线信道仿真器系统设计方案的吸收和修改。 其次，针对FPGA内部资源结构，研究了信道仿真器FPGA实现过程中的困难和资源的消耗，进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试；完成了FPGA和后台软件的联合调试；完成了两天线到四天线的改版工作，使FPGA内部的工作频率翻了一倍，大幅降低了FPGA资源的消耗。 最后，在完成无线信道仿真器的硬件设计之后，对无线信道仿真器的测试根据3GPP TS 25.141 V6.13.0协议中的要求进行，即在数据误块率(BLER)一定的情况下，对不同信道传播环境和不同传输业务下的信噪比(Eb/No)进行测试，单天线和多天线的测试结果符合协议中规定的信噪比(Eb/No)的要求。
上传时间： 2013-04-24
上传用户：小杨高1
H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度，对于实时性要求较高的场合具有重大的意义。为此，论文在总结国内外相关研究的基础上，针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点，提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。 论文在详细阐述H.264帧内预测编码技术的基础上，分析了17种预测模式算法，通过Matlab仿真建模，直观地给出了预测模式的预测效果，并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响，以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案，将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像，存入片外SdRAM中，控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中，采用一种并行结构的可配置处理单元，即先求和再移位最后限幅的电路结构，来计算各预测模式下的预测值，极大地减小了预测电路的复杂度。针对预测模式选择算法，论文采用多模式并行运算的方法，即多个结构相同的残差计算模块，同时计算各种预测模式对应的SATD值，充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法，采用蝶形快速变换、流水线设计提高硬件的工作效率。最后，论文设计了LCD显示模块直观地显示所得到的最佳预测模式。 整个帧内预测系统被划分成多个功能模块，采用层次化、模块化的设计思想，并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。
上传时间： 2013-07-21
上传用户：ABCD_ABCD
随着多媒体技术的发展，数字图像处理已经成为众多应用系统的核心和基础。它的发展主要依赖于两个性质不同、自成体系但又紧密相关的研究领域：图像处理算法及其相应的电路实现。图像处理系统的硬件实现—般有三种方式：专用的图像处理器件集成芯片(Application Specific Integrated Circuit)、数字信号处理器(Digital Signal Process)和现场可编程门阵列(Field Programmable Gate Array)以及相关电路组成。它们可以实时高速完成各种图像处理算法。图像处理中，低层的图像预处理的数据量很大，要求处理速度快，但运算结果相对比较简单。相对于其他两种方式，基于FPGA的图像处理方式的系统更适合于图像的预处理。本文设计了—种基于FPGA的小波域图像去噪系统。首先，阐述了基于小波变换的图像去噪算法原理，重点讨论了小波邻域阈值(NeighShrink)去噪算法，并给出了该算法相应的Matlab 仿真；然后，为了改进邻域阈值去噪算法中对每个分解子带都采用相同邻域和阈值的缺点，本文提出了基于最小二乘支持向量机(LS-SVM)分类的邻域阈值去噪算法和以斯坦无偏估计 (SURE)为准则同时结合小波系数尺度间关系的邻域阈值去噪算法。经Matlab实验表明，相比于其他几种经典算法，本文提出的两种改进算法在滤除噪声的同时能更好地保护图像细节，并在较高噪声情况下能获得更高的峰值信噪比。在此基础上本文将提出的改进小波邻域阈值去噪算法进行了相应的简化，以满足低噪声处理要求且易于在FPGA上实现；最后，给出了基于 FPGA的小波邻域阈值去噪系统的总体结构和FPGA内部各功能模块的具体实现方案，包括二维离散小波变换模块、二维离散小波逆变换模块、SdRAM存储器控制模块、去噪计算模块和系统核心控制模块，并对各个系统模块和整体进行了仿真验证，结果表明本文设计的基于FPGA 的小波邻域阈值去噪系统能满足实际的图像处理要求，具有一定的理论和实际应用价值。关键词：图像处理系统，FPGA，图像去噪算法，小波变换
上传时间： 2013-05-16
上传用户：450976175
图像处理技术应用越来越广泛，特别是工业检测领域。然而，图像处理技术应用的基础是图像的获取，为了更加灵活地设计各种应用产品，本课题研究基于FPGA的面阵 CCD驱动传输电路设计，利用该电路能够获取高质量、高分辨率的图像，为后续的图像处理技术应用打下基础。本文首先介绍了研究意义、CCD图像传感器的发展以及FPGA的产生与发展，接着提出了面阵CCD成像系统总体设计方案，然后针对关键电路的设计进行详尽的分析和说明，这些电路包括时序发生电路、存储器控制电路、USB接口电路以及电源调理电路。其中时序发生电路主要用于产生CCD正常工作所需的各种时序信号以及A/D变换芯片AD9824 所需的工作时序，这些时序都是由FPGA产生的，文中给出了FPGA逻辑设计的基本过程以及仿真波形。本系统采用SdRAM缓存图像信号，为了完成SdRAM的写入、读出以及定时刷新，利用FPGA生成存储器控制电路。系统采用USB接口与计算机通信，因此FPGA 中设计了相应逻辑电路与CY7C68013A USB接口芯片实现信号握手及数据通信，进而与 PC机通信。为了保证各个芯片正常工作，设计电源调理电路实现将输入5V电源转换成多种电压向各个芯片供电。经过初步调试，并根据仿真结果判断驱动传输电路基本达到设计要求。关键词：FPGA，CCD，A/D变换，SdRAM，USB，驱动时序
上传时间： 2013-04-24
上传用户：prczsf
· SmartARM2400是广州致远电子有限公司精心设计的一款集教学、竞赛、工控开发于一身的开发套件，套件以NXP公司的LPC2478为核心，该芯片具有EMC（外部总线接口），可支持核心板上集成的32M SdRAM和2MB NOR Flash，并提供4路串口、1路IrDA接口、1路10/100M以太网接口、2个CAN-bus接口、1路I2S接口、1路USB OTG接口、1路USB Hos
上传时间： 2013-06-22
上传用户：zhengxueliang
·摘要： DDB SdRAM使用双倍数据速率结构,它能获得比SdRAM更高的性能.DDR SdRAM需要特定的DDB控制器才能完成与DSP、FPGA之间的通信.由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDRSdRAM控制器.该DDR SdRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术.
标签： Xilinx_FPGA DDR_SdRAM 控制器
上传时间： 2013-05-24
上传用户：zxc23456789
