并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
FPGA作为新一代集成电路的出现，引起了数字电路设计的巨大变革。随着FPGA工艺的不断更新与改善，越来越多的用户与设计公司开始使用FPGA进行系统开发，因此，PFAG的市场需求也越来越高，从而使得FPGA的集成电路板的工艺发展也越来越先进，在如此良性循环下，不久的将来，FPGA可以主领集成电路设计领域。正是由于FPGA有着如此巨大的发展前景与市场吸引力，因此，本文采用FPGA作为电路设计的首选。 @@ 随着FPGA的开发技术日趋简单化、软件化，从面向硬件语言的VHDL、VerilogHDL设计语言，到现在面向对象的System Verilog、SystemC设计语言，硬件设计语言开始向高级语言发展。作为一个软件设计人员，会很容易接受面向对象的语言。现在软件的设计中，算法处理的瓶颈就是速度的问题，如果采用专用的硬件电路，可以解决这个问题，本文在第一章第二节详细介绍了软硬结合的开发优势。另外，在第一章中还介绍了知识产权核心（IP Core）的发展与前景，特别是IP Core中软核的设计与开发，许多FGPA的开发公司开始争夺软核的开发市场。 @@ 数字电路设计中最长遇到的就是通信的问题，而每一种通信方式都有自己的协议规范。在CPU的设计中，由于需要高速的处理速度，因此其内部都是用并行总线进行通信，但是由于集成电路资源的问题，不可能所有的外部设备都要用并行总线进行通信，因此其外部通信就需要进行串行传输。又因为需要连接的外部设备的不同，因此就需要使用不同的串行通信接口。本文主要介绍了小型CPU中常用的三种通信协议，那就是SPI、I2C、UART。除了分别论述了各自的通信原理外，本文还特别介绍了一个小型CPU的内部构造，以及这三个通信协议在CPU中所处的位置。 @@ 在硬件的设计开发中，由于集成电路本身的特殊性，其开发流程也相对的复杂。本文由于篇幅的问题，只对总的开发流程作了简要的介绍，并且将其中最复杂但是又很重要的静态时序分析进行了详细的论述。在通信协议的开发中，需要注意接口的设计、时序的分析、验证环境的搭建等，因此，本文以SPI数据通信协议的设计作为一个开发范例，从协议功能的研究到最后的验证测试，将FPGA 的开发流程与关键技术等以实例的方式进行了详细的论述。在SPI通信协议的开发中，不仅对协议进行了详细的功能分析，而且对架构中的每个模块的设计都进行了详细的论述。@@关键词：FPGA；SPI；I2C；UART；静态时序分析；验证环境
上传时间： 2013-04-24
上传用户：vvbvvb123
Scaler是平板显示器件(FPD，Flat Panel Display)中的重要组成部分，它将输入源图像信号转换成与显示屏固定分辨率一致的信号，并控制其显示在显示屏上。本文在研究图像缩放算法和scaler在FPD中工作过程的基础上，采用自上而下(Top-down)的设计方法，给出了scaler的设计及FPGA验证。该scaler支持不同分辨率图像的缩放，且缩放模式可调，也可以以IP core的形式应用于相关图像处理芯片中。 图像缩放内核是scaler的核心部分，它是scaler中的主要运算单元，完成图像缩放的基本功能，它所采用的核心算法以及所使用的结构设计决定着缩放性能的优劣，也是控制芯片成本的关键。因此，本文从缩放内核的结构入手，对scaler的总体结构进行了设计；通过对图像缩放中常用算法的深入研究提出了一种新的优化算法——矩形窗缩放算法，并对其计算进行分析和简化，降低了计算的复杂度。FPGA设计中，采用列缩放与行缩放分开处理的结构，使用双口RAM作为两次缩放间的数据缓冲区。使用这种结构的优势在于：行列缩放可以同时进行，数据处理的可靠性高、速度快：内核结构简单明了,数据缓冲区大小合适，便于设计。此外，本文还介绍了其他辅助模块的设计，包括DVI接口信号处理模块、缩放参数计算与控制模块以及输出信号检测与时序滤波模块。 本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。通过逻辑验证和系统仿真，证明该scaler的设计达到了预期的目标。对于不同分辨率的图像，均可以在显示屏上得到稳定的显示。
上传时间： 2013-05-30
上传用户：xiaowei314
该文结合"10M/100M以太网交换芯片的设计"课题,介绍了以太网技术发展的概况和IP CORE、SoC的设计方法,阐述了以太网交换原理及关键技术,研究了CSMA/CD协议、交换机、VLAN的原理和数据流优先技术及流量控制,在此基础上完成了10M/100M以太网交换芯片的主要模块的设计方案和实现框图.同时结合Philip公司的IC总线的工作原理,给出了10M/100M以太网交换芯片的设计方案中的IC接口模块的FPGA设计的验证和仿真,并对仿真结果进行分析比较,验证了IC接口模块可以作为一个软核来使用.
上传时间： 2013-07-18
上传用户：jichenxi0730
本文对16QAM基带Modem的FPGA芯片设计进行了研究与论述.首先介绍了16QAM调制的原理和16QAM基带Modem的FPGA芯片总体设计,以及一些FPGA设计的基本原则.接着介绍了高性能滤波器的FPGA设计方法,并采用多相结构滤波器和分布式算法(DA)设计了发送端平方根升余弦滚降滤波器.然后介绍了自适应盲均衡器的设计,该均衡器是一个复数结构的横向滤波器,采用复用抽头的结构来节省资源,本文对自适应均衡器的核心运算单元-采用booth编码算法设计的高性能乘累加(MAC)运算单元进行了详细描述.接下来介绍了载波恢复环路的FPGA设计,这是一个数字二阶锁相环,本文推导了数字二阶锁相环和模拟二阶锁相环的对应关系.DD相位检测算法中的反正切函数tan
上传时间： 2013-04-24
上传用户：dajin
在船舶交管系统中，雷达信息处理是最重要的组成部分。视频回波处理中的杂波处理要求实时性很高，大约要在一个距离单元的时间(0.05-0.1us)内完成。杂波处理如恒虚警处理本身比较复杂，这类处理过程又要求快速，图像显示系统要求及时的把接收到的雷达方位数据从极坐标转换成直角坐标。在软件上实现这些算法虽然精度可以达到，但是实时性问题不能满足。因此这类问题多采用高速专用数字设备来实现。FPGA在数字信号处理领域有非常广阔的应用前景，以其优良的性能在数字信号处理中发挥了重大的作用。CORDIC算法可以在硬件上以很高的精度实现一些函数和运算。针对以上几点，本文提出了利用CORDIC算法，基于FPGA来实现雷达信号处理和图像显示的算法研究，用硬件来实现正弦、余弦、正切、乘法、除法、指数和对数等基本函数和运算，把他们设计成为可重用的IP core，这样可以满足实时性和精度的问题。从而在将来的算法研究中方便的调用，这样在算法研究中可以节约大量的时间，在一定程度上降低研究的难度。 围绕雷达信号处理和图像显示，本次课题设计主要做了如下工作： 1．对CORDIC算法进行分析和研究，以及它在雷达信号处理和图像显示中的影响。 2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。 4．对雷达信号处理和图像显示的相关算法进行分析和研究。 5．从实例分析IP core的特点，对算法研究的影响和IP core在雷达信号处理和图像显示中的应用。 最终在实践环节，成功利用CORDIC算法，在FPGA上实现可重用的IP core，这些IP core能够以很高的精度实现一些基本函数和运算，在雷达信号处理与图像显示中起到很大的作用。
上传时间： 2013-07-16
上传用户：steele
本教程内容力求以详细的步骤和讲解让读者以最快的方式学会 MC8051 IP core 的应用以及相关设计软件的使用，并激起读者对 SOPC 技术的兴趣。本实验重点讲 8051Core 的应用，并通过一个简单 C51 程序对51Core 进行硬件测试。 本实验教程的内容编排如下： 第 1 章简单的描述了 MC8051 IP core的基本结构及一些应用说明。 第 2 章详细的介绍 8051Core 综合、编译应用。包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。 附录 A为 MC8051 IP Core 的指令集。 在阅读本教程的过程中，请读者注意以下几点： 本教程在写作过程中遵循“宁可啰唆一点，也不放过细节”的方针。在教程中的某些地方，有些读者可能觉得很“简单” ，甚至显得有些啰唆，但对大多数初学者可能并非如此。因为作者认为，足够简单甚至可以跳过的内容，对某些读者来说，未必能一下子就弄清楚，所以，本教程很 多地方将尽量阐述清楚，以节省读者理解的时间。但在后面的章节中，如果涉及的细节在前面章节中已经提及，这些内容就会省略。 最 后作者要强调的是，本教程旨在引路，不会带领读者掌握更深层次的开发，更高级的应用希望读者自己去挖掘。
上传时间： 2013-10-16
上传用户：huyiming139
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01%。并实现测频率、周期、占空比等功能。
上传时间： 2013-10-14
上传用户：1214209695
本资料是关于Altera公司基本器件的主要介绍（主要特性、优势、适用配置器件、型号、引脚、下载电缆、软件等） 目 录 1、 MAX7000系列器件 2、 MAX3000A系列器件 3、 MAX II 系列器件 4、 Cyclone系列器件 5、 Cyclone II系列器件 6、 Stratix系列器件 7、 Stratix GX系列器件 8、 Stratix II系列器件 9、 HardCopy II结构化ASIC 10、其它系列器件 11、配置器件 12、下载电缆 13、开发软件 14、IP CORE 15、Nios II嵌入式处理器 16、ALTERA开发板 17、ALTERA电源选择
上传时间： 2013-10-16
上传用户：文993
通过运用FFT IP Core计算收发序列间的互相关函数,可以实现快速捕获。仿真结果表明,该方法具有速度快、误差小、设计灵活、效率高的特点。
上传时间： 2013-12-25
上传用户：WMC_geophy
