虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

SIMATIC S7-1200 产品样本(201505)

  • 电阻样本-4.3M.zip

    专辑类-元器件样本专辑-116册-3.03G 电阻样本-4.3M.zip

    标签: 4.3 zip 电阻 样本

    上传时间: 2013-07-31

    上传用户:ljthhhhhh123

  • 常州华威电子-电解电容样本-53.1M.zip

    专辑类-元器件样本专辑-116册-3.03G 常州华威电子-电解电容样本-53.1M.zip

    标签: 53.1 zip 常州华威电子 电解电容

    上传时间: 2013-07-21

    上传用户:xzt

  • 上海丰宝电子元器件样本-熔断器-压敏电阻-++-53.8M.zip

    专辑类-元器件样本专辑-116册-3.03G 上海丰宝电子元器件样本-熔断器-压敏电阻-++-53.8M.zip

    标签: 53.8 zip 样本

    上传时间: 2013-07-05

    上传用户:851197153

  • Phoenix-国外接插件样本-112页-7.7M.pdf

    专辑类-元器件样本专辑-116册-3.03G Phoenix-国外接插件样本-112页-7.7M.pdf

    标签: Phoenix 112 7.7

    上传时间: 2013-06-28

    上传用户:gonuiln

  • 三极管-MOS管-样本-150M.zip

    专辑类-元器件样本专辑-116册-3.03G 三极管-MOS管-样本-150M.zip

    标签: MOS 150 zip 三极管

    上传时间: 2013-04-24

    上传用户:yqq309

  • 火炬-电阻电容电感样本-37.9M.zip

    专辑类-元器件样本专辑-116册-3.03G 火炬-电阻电容电感样本-37.9M.zip

    标签: 37.9 zip 电阻电容 电感

    上传时间: 2013-04-24

    上传用户:磊子226

  • 上海上斯电子贴片元件样本-3.8M-PDF.zip

    专辑类-元器件样本专辑-116册-3.03G 上海上斯电子贴片元件样本-3.8M-PDF.zip

    标签: M-PDF 3.8 zip

    上传时间: 2013-05-16

    上传用户:1406054127

  • 深圳晶美光电-数码管-发光二极管-像素模块-点阵-样本-21.8M.zip

    专辑类-元器件样本专辑-116册-3.03G 深圳晶美光电-数码管-发光二极管-像素模块-点阵-样本-21.8M.zip

    标签: 21.8 zip 美光 数码管

    上传时间: 2013-04-24

    上传用户:watch100

  • GB-T-2423-电工电子产品基本试验规程标准-6.7M.zip

    专辑类-国标类相关专辑-313册-701M GB-T-2423-电工电子产品基本试验规程标准-6.7M.zip

    标签: GB-T 2423 6.7 zip

    上传时间: 2013-04-24

    上传用户:nbdedu

  • 基于FPGA的ADC并行测试方法研究.rar

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词:ADC测试;并行;参数评估;FPGA;FFT

    标签: FPGA ADC 并行测试

    上传时间: 2013-07-11

    上传用户:tdyoung