This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDram memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-23
上传用户：shen_dafa
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDram 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDram II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2013-10-18
上传用户：宋桃子
上传时间： 2013-11-06
上传用户：windgate
介绍关于内存的内部结构，与内存知识。主要讲解了SDram方面
标签： 内存技术
上传时间： 2013-11-20
上传用户：hehuaiyu
S3C44BOX的BIOS。可使用的命令：help --- show help ? --- = help date --- show or set current date time --- show or set current time setweek --- set weekday clock --- show system running clock setmclk --- set system running clock setbaud ------ set baud rate ipcfg ------ show or set IP address load ------ load file to ram comload ------ load file from serial port run ------ run from SDram prog ------ program flash copy ------ copy flash from src to dst address boot ------ boot from flash backup ------ move bios to the top of flash md ------ show memory data move ------ move program from flash to SDram
上传时间： 2015-01-22
上传用户：ANRAN
杭州利宇泰公司的基于44B0的ARMSys开发板上的大量源代码，包括ADC、ARP、彩色LCD、外部中断、以太网底层函数、FAT16文件系统、Flash ROM、GUI软件包、Helloworld程序、IIC接口、扫描键盘、Ping程序、44B0内置RTC示例、SDram接口、定时器示例、触摸屏示例、UART示例和uC/OS-II的移植、应用（包括多任务、任务间通信、中断服务程序）、UDP数据传输、USB固件编写等程序代码和工程。一次性共享给大家使用。可以作为其他samsung44B0开发板上应用程序的下载。
上传时间： 2013-11-30
上传用户：小鹏
mcf5307实验源代码，包括I2C、flash SDram LED1335液晶屏源代码
上传时间： 2013-12-08
上传用户：zhanditian
PCI驱动编程实例，通过PCI可实施操作： 2、通过DMA方式往SDram写数据的步骤： (1) 往OMB1写传输数据次数 (2) 往OMB2写所要访问的SDram地址 (3) 往FIFO写2 3、通过DMA方式从SDram读数据的步骤： (1) 往OMB1写传输数据次数 (2) 往OMB2写所要访问的SDram地址 (3) 往FIFO写3
上传时间： 2014-01-11
上传用户：woshiayin
AT91RM9200工程评估板的CPU源代码，基于ARM920T内核的AT91RM9200，180MHz，32/64M SDram，4M NOR Flash 10/100Mbps以太网，Linux操作系统。该源代码经过修改和项目支持，可以稳定运行。有一定的工程参考价值
上传时间： 2014-01-24
上传用户：cxl274287265
改写的U-boot for s3c4510 (注意此源码是在windows下压缩了)。 1、支持串口下载，ftp下载。 2、flash操作。 3、总之，u-boot是一个可移植在多种单片机上的bootloader。其功能特别强大。 4、本移植针对s3C4510,flash 1片2M 16位宽度，SDram 1片16M 16宽度。网络物理层RTL8019。 5、你可以直接windows解压后，把u-boot.bin烧写到FLASH的0x0,或放到redhat 9下重新make.
标签： s3c4510 windows U-boot for
上传时间： 2013-12-20
上传用户：sqq
