虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

I-WIRE

  • 如何构建一个1-Wire评估套件

    Abstract: The 1-Wire product family includes numerous devices that can be easily evaluated using a Windows®-based

    标签: Wire 评估套件

    上传时间: 2013-10-12

    上传用户:fudong911

  • 微带天线[加]I.J.鲍尔

    微带天线[加]I.J.鲍尔

    标签: I.J. 微带天线

    上传时间: 2013-11-17

    上传用户:jhksyghr

  • USB Anaslyst-I分析仪软件

    USB Anaslyst-I分析仪软件 安装程序

    标签: Anaslyst-I USB 分析仪 软件

    上传时间: 2013-10-09

    上传用户:qijian11056

  • USB Anaslyst-I分析仪软件

    USB Anaslyst-I分析仪软件 安装程序

    标签: Anaslyst-I USB 分析仪 软件

    上传时间: 2013-11-17

    上传用户:yczrl

  • Verilog语言中wire与reg的区别以及inout使用

    wire和reg的用法以及inout的相关问题

    标签: Verilog inout wire reg

    上传时间: 2013-10-10

    上传用户:wd450412225

  • Create a 1-Wire Master with Xilinx PicoBlaze

    Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.

    标签: PicoBlaze Create Master Xilinx

    上传时间: 2013-11-12

    上传用户:大三三

  • XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

    XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    标签: XAPP FPGA Bank 520

    上传时间: 2013-11-06

    上传用户:wentianyou

  • 抑制△I噪声的PCB设计方法

    抑制△I 噪声一般需要从多方面着手, 但通过PCB 设计抑制△I 噪声是有效的措施之一。如何通过PCB 设计抑制△I 噪声是一个亟待深入研究的问题。在对△I 噪声的产生、特点、主要危害等研究的基础上, 讨论了辐射干扰机理, 重点结合PCB 和EMC 研究的新进展, 研究了抑制△I 噪声的PCB 设计方法。对通过PCB 设计抑制△I 噪声的研究与应用具有指导作用。

    标签: PCB 设计方法

    上传时间: 2013-11-18

    上传用户:wweqas

  • 采用高速串行收发器Rocket I/O实现数据率为2.5 G

    摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

    标签: Rocket 2.5 高速串行 收发器

    上传时间: 2013-10-13

    上传用户:lml1234lml

  • Labview:字符串和文件I/O

    Labview:字符串和文件I/O

    标签: Labview 字符串

    上传时间: 2013-10-13

    上传用户:wmwai1314