FPGA的作用与简介.pdf1. 什么是 FPGA ? 一个 FPGA 是一种包含有一个可重配置的门阵列逻辑电路矩阵的设备。通过配置， FPGA 的内部电路以一定方式相连接，从而创建了软件应用的一个硬件实现。与处 理器不同，FPGA 使用专用硬件进行逻辑处理，而不具有操作系统。FPGA 在本质 上是完全并行的，故不同的处理操作不必竞争相同的资源。因此，增加额外的处理 时，应用某一部分的性能不会受影响。而且，多个控制循环可以以不同的速率在单 个 FPGA 设备上运行。基于 FPGA 的控制系统可以加强关键互锁逻辑，也可以通 过设计防止操作人员强夺 I/O。然而，不同于拥有固定硬件资源的硬连接的印制电 路板（PCB）设计，基于 FPGA 的系统可以完全重新连接其内部电路，以支持控制 系统在现场部署后可以重新配置。FPGA 设备提供了专用硬件电路所特有的性能与 可靠性。 单个 FPGA 可以通过在单个集成电路（IC）芯片上集成数百万个逻辑门以代替数 以千计的分立元件。一个 FPGA 芯片的内部资源包括一个被 I/O 组块环围的可配置 逻辑组块（CLB）矩阵。在 FPGA 矩阵内，信号通过可编程的互连开关和连线传递。 CompactRIO 入门教程 2 CompactRIO 入 门 教 程 图 2.FPGA 芯片的内部构造
标签： fpga
上传时间： 2022-02-18
上传用户：
VHDL 基础程序百例 FPGA 逻辑设计源码VHDL语言100例第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法器第4例 比较器第5例 二路选择器第6例 寄存器第7例 移位寄存器第8例 综合单元库第9例 七值逻辑与基本数据类型第10例 函数第11例 七值逻辑线或分辨函数第12例 转换函数第13例 左移函数第14例 七值逻辑程序包第15例 四输入多路器第16例 目标选择器第17例 奇偶校验器第18例 映射单元库及其使用举第19例 循环边界常数化测试第20例 保护保留字第21例 进程死锁 第22例 振荡与死锁第23例 振荡电路第24例 分辨信号与分辨函数第25例 信号驱动源第26例 属性TRANSACTION和分辨信号第27例 块保护及属性EVENT,第28例 形式参数属性的测试第29例 进程和并发语句第30例 信号发送与接收第31例 中断处理优先机制建模第32例 过程限定第33例 整数比较器及其测试第34例 数据总线的读写第35例 基于总线的数据通道第36例 基于多路器的数据通道第37例 四值逻辑函数第38例 四值逻辑向量按位或运算第39例 生成语句描述规则结构第40例 带类属的译码器描述第41例 带类属的测试平台第42例 行为与结构的混合描述第43例 四位移位寄存器第44例 寄存／计数器第45例 顺序过程调用第46例 VHDL中generic缺省值的使用第47例 无输入元件的模拟第48例 测试激励向量的编写第49例 delta延迟例释第50例 惯性延迟分析第51例 传输延迟驱动优先第52例 多倍（次）分频器第53例 三位计数器与测试平台第54例 分秒计数显示器的行为描述6第55例 地址计数器第56例 指令预读计数器第57例 加.c减.c乘指令的译码和操作第58例 2－4译码器结构描述第59例 2－4译码器行为描述第60例 转换函数在元件例示中的应用第61例 基于同一基类型的两分辨类型的赋值相容问题第62例 最大公约数的计算第63例 最大公约数七段显示器编码第64例 交通灯控制器第65例 空调系统有限状态自动机第66例 FIR滤波器第67例 五阶椭圆滤波器第68例 闹钟系统的控制第69例 闹钟系统的译码第70例 闹钟系统的移位寄存器第71例 闹钟系统的闹钟寄存器和时间计数器第72例 闹钟系统的显示驱动器第73例 闹钟系统的分频器第74例 闹钟系统的整体组装第75例 存储器第76例 电机转速控制器第77例 神经元计算机第78例ccAm2901四位微处理器的ALU输入第79例ccAm2901四位微处理器的ALU第80例ccAm2901四位微处理器的RAM第81例ccAm2901四位微处理器的寄存器第82例ccAm2901四位微处理器的输出与移位第83例ccAm2910四位微程序控制器中的多路选择器第84例ccAm2910四位微程序控制器中的计数器／寄存器第85例ccAm2910四位微程序控制器的指令计数器第86例ccAm2910四位微程序控制器的堆栈第87例 Am2910四位微程序控制器的指令译码器第88例 可控制计数器第89例 四位超前进位加法器第90例 实现窗口搜索算法的并行系统（1）——协同处理器第91例 实现窗口搜索算法的并行系统（2）——序列存储器第92例 实现窗口搜索算法的并行系统（3）——字符串存储器第93例 实现窗口搜索算法的并行系统（4）——顶层控制器第94例 MB86901流水线行为描述组成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901内ALU的行为描述第97例 移位指令的行为描述第98例 单周期指令的描述第99例 多周期指令的描述第100例 MB86901流水线行为模型
上传时间： 2022-05-14
上传用户：
关于正反转可控的步进电机的AVR单片机实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
上传时间： 2022-05-19
上传用户：canderile
1，更近一步了解三相全控桥式整流电路的工作原理，研究全控桥式整流电路分别工作在电阻负载、电阻-电感负载下Ud，ld及Uvt的波形，初步认识整流电路在实际中的应用。2，研究三相全控桥式整流逆变电路的工作原理，并且验证全控桥式电路在有源逆变时的工作条件，了解逆变电路的用途。=.设计理念与思路晶闸管是一种三结四层的可控整流元件，要使晶闸管导通，除了要在阳极-阴极间加正向电压外，还必须在控制级加正向电压，它一旦导通后，控制级就失去控制作用，当阴极电流下降到小于维持电流，晶闸管回复阻断。因此，晶闸管的这一性能可以充分的应用到许多的可控变流技术中。在实际生产中，直流电机的调速、同步电动机的励磁、电镀、电焊等往往需要电压可调的直流电源，利用晶闸管的单向可控导电性能，可以很方便的实现各种可控整流电路。当整流负载容量较大时，或要求直流电压脉冲较小时，应采用三相整流电路，其交流侧由三相电源提供。三相可控整流电路中，最基本的是三相半波可控整流电路，应用最广泛的是三相桥式全控整流电路。三相半波可控电路只用三只晶闸管，接线简单，但晶闸管承受的正反向峰值电压较高，变压器二次绕组的导电角仅120"，变压器绕组利用率较低，并且电流是单向的，会导致变压器铁心直流磁化。而采用三相全控桥式整流电路，流过变压器绕组的电流是反向电流，避免了变压器铁芯的直流磁化，同时变压器绕组在一个周期的导电时间增加了一倍，利用率得到了提高。逆变是把直流电变为交流电，它是整流的逆过程，而有源逆变是把直流电经过直-交变换，逆变成与交流电源同频率的交流电反送到电网上去。逆变在工农业生产、交通运输、航空航天、办公自动化等领域已得到广泛的应用，最多的是交流电机的变频调速。另外在感应加热电源、航空电源等方面也不乏逆变电路的身影。在很多情况下，整流和逆变是有着密切的联系，同一套晶闸管电路即可做整流，有能做逆变，常称这一装置为"变流器2
标签： 整流电路
上传时间： 2022-05-31
上传用户：zhaiyawei
广东工业大学硕士学位论文 (工学硕士) 基于FPGA的PCIE数据采集卡设计数据采集处理技术与传感器技术、信号处理技术和PC机技术共同构成检测 技术的基础，其中数据采集处理技术作为实现自动化检测的前提，在整个数字化 系统中处于尤为重要的地位。对于核磁共振这样复杂的系统设备，实现自动化测 试显得尤为必要，又因为核磁共振成像系统的特殊性，对数据的采集有特殊要求， 需要根据各种脉冲序列的不同要求设置采样点数和采样间隔，根据待采信号的不 同带宽来设置采样率，将系统成像的数据采集下来进行处理，最后重建图像和显 示。因此本文基于现有的采集技术开发专门应用于核磁共振成像的数据采集卡。 该采集卡从软件与硬件两个方面对基于FPGA的PCIE数据采集卡进行了研 究，并完成了实物设计。软件方面以FPGA为核心芯片完成数据采集卡的接口控 制以及数据处理。通过Altera的GXB IP核对数据进行捕捉，同时根据实际需要 设计了传输协议，由数据处理模块将捕捉到的数据通过CIC滤波器进行抽取滤 波，然后将信号存入DDR2 SDRAM存储芯片中。在传输接口设计上采用PCIE 总线接口的数据传输模式，并利用FPGA的IP核资源完成接口的逻辑控制。 硬件部分分为FPGA外围配置电路、DDR2接口电路、PCIE接口电路等模 块。该采集卡硬件系统由Flash对FPGA进行初始化，通过FPGA配置PCIE总 线，根据FPGA中PCIE通道引脚的要求进行布局布线。DDR2接口电路模块依 据DDR2芯片驱动和接收端的电平标准、端接方式确定DDR2与FPGA之间通 信的各信号走线。针对各个模块接口电路的特点分别进行眼图测试，分析了板卡 的通信质量，对整个原理图布局进行了设计优化。 通过测试，该数据采集卡实现了通过CPLD对FPGA进行加载，并在FPGA 内部实现了抽取滤波等高速数字信号处理，各种接IsI和控制逻辑以及通过大容量 的DDR2 SDRAM缓存各种数据处理结果正确。经系统成像，该采集卡采集下来 的数字信息可通过图像重建准确成像，为核磁共振成像系统的工程实现打下了良 好的成像基础。
上传时间： 2022-06-21
上传用户：fliang
多路输出开关电源的设计及应用原则
上传时间： 2013-06-17
上传用户：eeworm
专辑类-开关电源相关专辑-119册-749M 多路输出开关电源的设计及应用原则.pdf
上传时间： 2013-07-26
上传用户：梧桐
随着微电子技术、计算机技术、软件技术以及网络技术的高度发展及其在电子测控技术与仪器上的应用，新的测控理论、方法、测控领域以及新的仪器结构不断的出现，在许多方面已经冲破仪器的概念，电子测控仪器的功能和作用发生了质的变化。在这种背景下，八十年代末美国成功开发了图形化的计算机语言LabVIEW。 LabVIEW是美国NI公司实现虚拟仪器(VirtualInstrument-Ⅵ)技术的G语言。图形化编程开发平台的特点是基于通用计算机等标准软硬件资源平台，实现构建灵活、层次体系明晰、功能强大且人机界面友好的测控系统，因此在国内外许多测控应用中被广泛采用，但目前用LabVIEW实现的应用大多是基于单机运行的LabVIEW虚拟仪器程序。 本论文介绍了小型电站中多个任务的实时测控系统。系统采用分布式控制系统结构，将人机交互、数据采集等任务和控制任务分别交由测试计算机和控制计算机完成。该测控系统计算机应用软件是在LabVIEW平台上开发，实现了友好的人机交互，简单直观的现场数据监控，安全可靠的故障处理措施等功能。这个实时系统对电机的多个开关量、模拟量、温度信号、直流电动机和步进电动机等进行实时的数据采集和控制。 本设计通过基于优先级的设置和执行系统的选择，结合固定时间间隔调度和事件驱动机制，提出了基于LabVIEW平台测控系统的两级多任务调度策略。这些设计方案大大提高了测控系统的性能。按照软件工程学的观点对实时多任务测控系统进行了方案设计；开发了操作简单、界面友好、通用化程度高的测控系统。 本论文较全面系统深入地研究了LabVIEW的网络化功能。系统分析了LabVIEW的TCP/IP、DataSocket和RemotePanels三种网络通信机制，详细讨论了每种机制的原理及功能特点，并设计了相应的LabVIEW程序。实现了基于局域网的实时数据通信和远程控制。 此外，为了结果查询和数据分析，本课题还设计了用LabVIEW开发的数据库。
上传时间： 2013-05-15
上传用户：zukfu
随着信息技术的飞速发展，数据吞吐量急剧增长，要求有更高的传输速度，来满足大量数据的传输，而原有的并行数据传输总线结构上存在自身无法克服的缺陷，在高频环境下容易串扰，而增大误码率。SATA串行总线技术应运而生。作为一种新型的总线接口，它提供了高达3.0Gbps的数据传输速率，使用8B/10B编码格式，采用LVDS NRZ串行数据传输方式，有良好的抗干扰性能，有更强的达到32位的循环冗余校验，并且提供了良好的物理接口特性，支持热拔插，代表着计算机总线接口技术的发展方向。FPGA作为一种低功耗的半导体器件，在高频工作环境中有优良的性能，将处理器与低功耗FPGA结合起来使用是数据存储应用的趋势，这样能够使得接口方案更加灵活。而在众多FPGA器件中，Xilinx公司的Virtex-4平台内部集成了PowerPC高性能处理器，并且其中提供了Rocket IO MGT这种嵌入式的多速率串行收发器，能够以6.25-622Mb/s的速度传送数据，并且支持包括SATA协议在内的多种串行通信协议。 本文从物理层、链路层、传输层分析了SATA1.0技术的接口协议，在此基础提出满足协议需求和适合FPGA设计的设计方案，并给出总体设计框图，依照FPGA的设计方法，采用Xilinx公司的Virtex-4设计了一个符合SATA1.0接口协议的嵌入式存储装置，实现数据的存储，仿真运行结果正常。
上传时间： 2013-04-24
上传用户：sz_hjbf
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
