本资料是关于Altera公司基本器件的主要介绍（主要特性、优势、适用配置器件、型号、引脚、下载电缆、软件等） 目 录 1、 MAX7000系列器件 2、 MAX3000A系列器件 3、 MAX II 系列器件 4、 Cyclone系列器件 5、 Cyclone II系列器件 6、 Stratix系列器件 7、 Stratix GX系列器件 8、 Stratix II系列器件 9、 HardCopy II结构化ASIC 10、其它系列器件 11、配置器件 12、下载电缆 13、开发软件 14、IP CORE 15、Nios II嵌入式处理器 16、ALTERA开发板 17、ALTERA电源选择
上传时间： 2013-11-04
上传用户：stst
This application note describes how to implement the Bus LVDS (BLVDS) interface in the supported Altera ® device families for high-performance multipoint applications. This application note also shows the performance analysis of a multipoint application with the Cyclone III BLVDS example.
标签： Implementing LVDS 522 Bus
上传时间： 2013-10-26
上传用户：苏苏苏苏
fpga开发板电路图有10多种fpga开发板电路图，供下载。 Cyclone II EP2C20 原理图.pdf
上传时间： 2013-11-04
上传用户：summery
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签： CycloneIII RS编码
上传时间： 2013-10-08
上传用户：yuchunhai1990
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。
上传时间： 2013-11-25
上传用户：爺的气质
随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHz，EPRS产生速率10 Mbps．
上传时间： 2013-11-21
上传用户：许小华
一种采用Altera Cyclone Ⅲ FPGA将标准清晰度电视(SDTV)转换成高清晰度电视(HDTV)的方法.用图像插值技术,充分利用了原始图像,实现视频格式水平方向上行内像素点的增加及垂直方向上行数的提升,满足高清晰度电视格式的标准输出.整个上变换模块的复杂度低,易于硬件实现,完成了专用格式转换芯片的功能,在工程应用中有利于提高系统的集成度和灵活性.
上传时间： 2013-11-19
上传用户：jokey075
论文以Altera公司的Cyclone II系列EP2CSQ208为核心芯片，构建基于FPGA的SOPC嵌入式硬件平台，并以此平台为基础深入研究SOPC嵌入式系统的硬件设计和软件开发方法，详细测试和验证系统存储模块和外围模块。同时以嵌入式处理器IP核NioslI为核心，设计出基于NioslI的视觉控制软件。在应用中引入pc／os．II实时操作系统，介绍了实时操作系统I_tc／OS．II的相关概念和移植方法，设计了相关底层软件及轨迹图像识别算法，将具体应用程序划分成多个任务，最终实现了视觉图像的实时处理及小车的实时控制。 在本设计中，图像采集部分利用SAA7111A视频解码芯片完成视频信号的采集，利用FPGA完成复杂高速的逻辑控制及时序设计，将采集的数字视频信号存储在外扩存储器SRAM中，以供后续图像处理。 在构建NioslI CPU时，自定制了SRAM控制器、irda红外接口、OC i2c接口、PWM接口和VGA显示接口等相关外设组件，提供了必要的人机及控制接口，方便系统的控制及调试。
上传时间： 2013-11-13
上传用户：chenhr
I. A brief description of the aiNet application. II. How to set up the aiNet on your system. III. Some tips on using the aiNet IV. Example files
标签： aiNet I. application description
上传时间： 2013-12-22
上传用户：libenshu01
Individual files are available in the following links: Bessjy -- Bessel functions Jn and Yn for real argument and integer or real order. Bessik -- Modified Bessel function In and Kn for real argument and integer or real order. CBessjy -- Bessel functions Jv and Yv for real or complex arguments and real order. CBessik -- Modified Bessel functions Iv and Kv for complex arguments and real order.
标签： Individual available following functions
上传时间： 2013-12-13
上传用户：hewenzhi
