虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

CLK

  • 自制完全成功!!!!ADC0809时钟直接使用AT89C51的ALE信号2MHz P1口段码,P2.0-3位码(P2.0为最右边数码管的位码) P0口数据输入 通道0输入,ADC0809中ST和A

    自制完全成功!!!!ADC0809时钟直接使用AT89C51的ALE信号2MHz P1口段码,P2.0-3位码(P2.0为最右边数码管的位码) P0口数据输入 通道0输入,ADC0809中ST和ALE---P3.0,EOC---P3.2,CLK---ALE.OE---P3.1*/

    标签: 0809 ADC 2.0 2MHz

    上传时间: 2015-09-12

    上传用户:qoovoop

  • LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件

    LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入:DIN CLK和片选(CS)。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为高电平时, Dout处于高阻态且DIN时钟被禁止。

    标签: 1446 LTC 转换器 25

    上传时间: 2014-01-23

    上传用户:450976175

  • SMC1602A(16*2)模拟口线接线方式 连接线图: --------------------------------------------------- |LCM-----51 |

    SMC1602A(16*2)模拟口线接线方式 连接线图: --------------------------------------------------- |LCM-----51 | LCM-----51 | LCM------51 | --------------------------------------------------| |DB0-----P0.0 | DB4-----P0.4 | RW-------P2.5 | |DB1-----P0.1 | DB5-----P0.5 | RS-------P2.6 | |DB2-----P0.2 | DB6-----P0.6 | E--------P2.7 | |DB3-----P0.3 | DB7-----P0.7 | VLCD接1K电阻到GND| --------------------------------------------------- Keyboard接线 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 CLK-------P3.3 接在51的外部中断,触发方式为低电平 本程序源码只供学习参考,不得应用于商业用途,如有需要请联系作者。

    标签: 1602A 1602 SMC LCM

    上传时间: 2014-01-05

    上传用户:gaojiao1999

  • 这是一个用FPGA的IO口模拟SD协议的通信信号实现SD底层的读写程序

    这是一个用FPGA的IO口模拟SD协议的通信信号实现SD底层的读写程序,只要在FPGA上面定义SD的CLK和SDATA等信号,就可以完成SD的读操作

    标签: FPGA IO口 模拟 协议

    上传时间: 2013-12-12

    上传用户:qq21508895

  • 用于pcm1804调整I2S的数据

    用于pcm1804调整I2S的数据,使I2S的音频同步并且在FIFO中不溢出。能够自动判断FIFO --中的状态,通过调整从FIFO中输出的数据的个数来使FIFO既不上溢也不下溢。 -- 为了达到更高的精度要求,可以通过加大采样时钟CLK的频率。

    标签: 1804 pcm I2S 数据

    上传时间: 2016-02-03

    上传用户:xlcky

  • 电子秒表的设计 1、用系统8253定时器提供的55ms定时单位

    电子秒表的设计 1、用系统8253定时器提供的55ms定时单位,设计秒表定时程序。 2、有关系统定时方法: PC机系统中的8253定时器0工作于方式3,外部提供一个时钟作为CLK信号, 频率:f=1.1931816MHz。 定时器0输出方波的频率:fout=1.1931816/65536=18.2Hz。 输出方波的周期Tout=1/18.2=54.945ms。8253A每隔55ms引起一次中断,作为定时信号。可用 5945ms作基本计时单位。 用BIOS调用INT 1AH可以取得该定时单位。例:1秒=18.2 (计时单位)

    标签: 8253 55 ms 电子秒表

    上传时间: 2016-03-13

    上传用户:asdkin

  • 1、用系统8253定时器提供的55ms定时单位

    1、用系统8253定时器提供的55ms定时单位,设计秒表定时程序。 2、有关系统定时方法: PC机系统中的8253定时器0工作于方式3,外部提供一个时钟作为CLK信号, 频率:f=1.1931816MHz。 定时器0输出方波的频率:fout=1.1931816/65536=18.2Hz。 输出方波的周期Tout=1/18.2=54.945ms。8253A每隔55ms引起一次中断,作为定时信号。可用 5945ms作基本计时单位。 用BIOS调用INT 1AH可以取得该定时单位。例:1秒=18.2 (计时单位)

    标签: 8253 55 ms

    上传时间: 2016-03-16

    上传用户:aeiouetla

  • Verilog 电梯控制器设计 设计一个八层楼房自动电梯控制器

    Verilog 电梯控制器设计 设计一个八层楼房自动电梯控制器,用八个 LED显示电梯行进过程,并有数码管显示电梯当前所在楼层位置,在每层电梯入口处设有请求按钮开关,请求按钮按下则相应楼层的LED 亮。 用 CLK脉冲控制电梯运动,每来一个 CLK脉冲电梯升(降)一层。电梯到达有请求的楼层后,该层次的指示灯灭,电梯门打开(开门指示灯亮),开门 5 秒后,电梯门自动关闭,电梯继续运行。 控制电路应能记忆所有楼层请求信号,并按如下运行规则依次相应:运行过程中先响应最早的请求,再响应后续的请求。如果无请求则停留当前层。如果有两个同时请求信号,则判断请求信号离当偍层的距离,距离近请求的先响应,再响应较远的请求。每个请求信号保留至执行后清除。

    标签: Verilog 电梯 制器设计 自动

    上传时间: 2016-06-01

    上传用户:sqq

  • #include intvcon 输出电压变量 sbitDIN=0x91 定义P2.1为串行数据口 sbitCLK=0x92;P2.2为串行时钟端 sbitCS=0x93 P2.3为片选端

    #include intvcon 输出电压变量 sbitDIN=0x91 定义P2.1为串行数据口 sbitCLK=0x92;P2.2为串行时钟端 sbitCS=0x93 P2.3为片选端 voiddac5618(intvcon)TLC5618DAC子程序,三线串行方式 { chari intsvcon svcon=vcon|0x8000 vcon最高位置1,选择 TLC5618的A通道 CS=0 置5618的CS=0,允许片选 for(i=0 i<16 i++) { DIN=svcon&0x8000 串行方式送16位 数据 svcon<<=1; CLK=0; CLK=1; } CS=1 禁止片选 return } voidmain0 { dac5618(0x7FF) }

    标签: include intvcon sbitDIN sbitCLK

    上传时间: 2016-06-15

    上传用户:wsf950131

  • 本程序使用MSP430F149驱动PS2接口的PC键盘

    本程序使用MSP430F149驱动PS2接口的PC键盘,使用了SN74LVC4245用作电平转换;PS2 端口使用了标准的六芯插座,可以接收来自标准键盘、鼠标的数据。由于键盘、鼠标都是 5V 供电系统,而 MSP430F149 只能工作在 3.3V,所以需要在两者之间进行电平转换。根据键盘的工作原理,MCU只要接收键盘发送过来的时钟信号和数据信号,然后对数据信号进行解码就可以了。为此我们利用了电平转换电路的两根数据线,让键盘的时钟线 CLK 连接SN74LVC4245 的A8 端口,键盘的数据线DATA连接SN74LVC4245 的A7 端口

    标签: 430F F149 MSP 430

    上传时间: 2013-12-02

    上传用户:cx111111