虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

2级题

  • 电子技术(电工学Ⅱ)典型题解析及自测试题-299页-3.2M.pdf

    专辑类-电子基础类专辑-153册-2.20G 电子技术(电工学Ⅱ)典型题解析及自测试题-299页-3.2M.pdf

    标签: 299 3.2 电子技术

    上传时间: 2013-06-19

    上传用户:aa17807091

  • 采用FPGA实现基于ATCA架构的2.5Gbps串行背板接口

    当前,在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的,因为在高于1Gbps的速度下,并行I/O方案已经达到了物理极限,不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点,包括:更少的器件引脚、更低的电路板空间要求、减少印刷电路板(PCB)层数、PCB布局布线更容易、接头更小、EMI更少,而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中,包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准,如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议,它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术,每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用,如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在,高速串行背板速率普遍从622Mbps到3.125Gbps,甚至超过10Gbps。AdvancedTCA(先进电信计算架构)正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会(PICMG)开发,其主要目的是定义一种开放的通信和计算架构,使它们能被方便而迅速地集成,满足高性能系统业务的要求。ATCA作为标准串行总线结构,支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性,满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器,提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器,为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口,该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析,详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析, 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具,可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。

    标签: FPGA ATCA Gbps 2.5

    上传时间: 2013-05-29

    上传用户:frank1234

  • EDA工程建模及其管理方法研究2

    EDA工程建模及其管理方法研究2 1 随着微电子技术与计算机技术的日益成熟,电子设计自动化(EDA)技术在电子产品与集成电路 (IC)芯片特别是单片集成(SoC)芯片的设计应用中显得越来越重要。EDA技术采用“自上至下”的设计思想,允许设计人员能够从系统功能级或电路功能级进行产品或芯片的设计,有利于产品在系统功能上的综合优化,从而提高了电子设计项目的协作开发效率,降低新产品的研发成本。 近十年来,EDA电路设计技术和工程管理方面的发展主要呈现出两个趋势: (1) 电路的集成水平已经进入了深亚微米的阶段,其复杂程度以每年58%的幅度迅速增加,芯片设计的抽象层次越来越高,而产品的研发时限却不断缩短。 (2) IC芯片的开发过程也日趋复杂。从前期的整体设计、功能分,到具体的逻辑综合、仿真测试,直至后期的电路封装、排版布线,都需要反复的验证和修改,单靠个人力量无法完成。IC芯片的开发已经实行多人分组协作。由此可见,如何提高设计的抽象层次,在较短时间内设计出较高性能的芯片,如何改进EDA工程管理,保证芯片在多组协作设计下的兼容性和稳定性,已经成为当前EDA工程中最受关注的问题。

    标签: EDA 工程建模 管理方法

    上传时间: 2013-11-10

    上传用户:yan2267246

  • 基于BCB键合的MEMS加速度计圆片级封装工艺

      对基于BCB的圆片级封装工艺进行了研究,该工艺代表了MEMS加速度计传感器封装的发展趋势,是MEMS加速度计产业化的关键。选用3000系列BCB材料进行MEMS传感器的粘结键合工艺试验,解决了圆片级封装问题,在低温250 ℃和适当压力辅助下≤2.5 bar(1 bar=100 kPa)实现了加速度计的圆片级封装,并对相关的旋涂、键合、气氛、压力等诸多工艺参数进行了优化。

    标签: MEMS BCB 键合 加速度计

    上传时间: 2013-11-17

    上传用户:JasonC

  • 2~4 GHz波段低噪声放大器的仿真设计

    利用pHEMT工艺设计了一个2~4 GHz宽带微波单片低噪声放大器电路。本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-54143晶体管,电路采用二级级联放大的结构形式,利用微带电路实现输入输出和级间匹配,通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比、稳定系数等特性进行了研究设计,最终使得该LNA在2~4 GHz波段内增益大于20 dB,噪声小于1.2 dB,输出电压驻波比小于2,达到了设计指标的要求。

    标签: GHz 波段 低噪声放大器 仿真设计

    上传时间: 2014-07-03

    上传用户:远远ssad

  • 共发射级放大电路实验

      共发射单级放大电路   1.掌握其放大电路的工作原理 ;   2.掌握静态工作点的设置及其对电路参数的影响。

    标签: 发射 放大电路 实验

    上传时间: 2013-10-24

    上传用户:破晓sunshine

  • 级联Blumlein型脉冲网络电感设计

    为了利用级联Blumlein型脉冲形成网络在高阻抗负载产生理想的高压平顶脉冲输出,开展了构成该脉冲功率源关键单元的始端电感和终端电感设计。从充电电压一致性,输出脉冲不发生严重畸变,高的电压叠加效率,可接受的负载预脉冲幅值出发,确定了始端电感和终端电感值的计算方法,利用锰锌铁氧体磁芯的饱和特性设计电感,通过实验开展锰锌铁氧体磁芯参数测试。研究表明锰锌铁氧体饱和和剩余磁感应强度之和约为1.75,饱和磁导率约3.3,非饱和磁导率约1 462,饱和电感值为7.3 mH,非饱和电感值3.2 mH。

    标签: Blumlein 级联 电感设计 脉冲

    上传时间: 2013-10-09

    上传用户:lyson

  • 可编程中断控制器82C59A-2

    82C59A-2是为简化微处理机系统中断接口而实现的LSI外围芯片。也叫做PIC(Programmable Interrupt Controller)。是高性能高速度芯片。在多级优先级中断系统内82C59A-1402已经把CPU从对任务的轮询中解救出来。PCI可由软件进行控制,使用于各种不同的环境,联级可接受8~64个中断输入。 管脚与NMOS8259A-2兼容单片8级优先级,级联可扩64级多种可编程中断方式各自专用的请求屏蔽能力与Intel系列机兼容全部采用静态设计低功耗5V的电源供电。

    标签: 82 59 可编程 中断控制器

    上传时间: 2013-10-30

    上传用户:zhliu007

  • 微机接口技术试题

    微机接口技术试题:《微机接口技术》模拟试题  一、 选择题:(每空1分,共20分)1. CPU与外设之间交换数据常采用        、       、       和        四种方式,PC机键盘接口采用      传送方式。 ⒉ 当进行DMA方式下的写操作时,数据是从       传送到       __中。 ⒊ PC总线、ISA总线和EISA总线的地址线分别为:     、     和     根。 ⒋ 8254定时/计数器内部有     个端口、共有     种工作方式。 ⒌8255的A1和A0引脚分别连接在地址总线的A1和A0,当命令端口的口地址为317H时,则A口、B口、C口的口地址分别为     、     、      。 ⒍ PC微机中最大的中断号是       、最小的中断号是       。 ⒎PC微机中键盘是从8255的       口得到按键数据。 ⒏ 串行通信中传输线上即传输_________,又传输_________。 二、选择题:(每题2分,共10分)⒈ 设串行异步通信每帧数据格式有8个数据位、无校验、一个停止位,若波特率为9600B/S,该方式每秒最多能传送(    )个字符。  ①  1200     ②  150 ③  960          ④  120 2.输出指令在I/O接口总线上产生正确的命令顺序是(    )。① 先发地址码,再发读命令,最后读数据。② 先发读命令、再发地址码,最后读数据。③ 先送地址码,再送数据,最后发写命令。④ 先送地址码,再发写命令、最后送数据。3 使用8254设计定时器,当输入频率为1MHZ并输出频率为100HZ时,该定时器的计数初值为(      )。 ① 100   ② 1000 ③ 10000 ④ 其它 4 在PC机中5号中断,它的中断向地址是(     )。 ① 0000H:0005H   ② 0000H:0010H ③ 0000H:0014H        ④ 0000H:0020H 5. 四片8259级联时可提供的中断请求总数为(      )。 ① 29个  ② 30个  ③ 31个    ④ 32个 6. 下述总线中,组内都是外设串行总线为(   )组。① RS-485、IDE、ISA。② RS-485、IEEE1394、USB。③ RS-485、PCI、IEEE1394。④ USB、SCSI、RS-232。 7. DMA在(  )接管总线的控制权。① 申请阶段  ② 响应阶段 ③ 数据传送阶段   ④ 结束阶段 8. 中断服务程序入口地址是(  )。 ① 中断向量表的指针 ② 中断向量 ③ 中断向量表  ④ 中断号

    标签: 微机 接口技术 试题

    上传时间: 2013-11-16

    上传用户:xiaoxiang

  • ibis模型理解说明

    IBIS 模型在做类似板级SI 仿真得到广泛应用。在做仿真的初级阶段,经常对于ibis 模型的描述有些疑问,只知道把模型拿来转换为软件所支持的格式或者直接使用,而对于IBIS 模型里面的数据描述什么都不算很明白,因此下面的一些描述是整理出来的一点对于ibis 的基本理解。在此引用很多presention来描述ibis 内容(有的照抄过来,阿弥陀佛,不要说抄袭,只不过习惯信手拈来说明一些问题),仅此向如muranyi 等ibis 先驱者致敬。本文难免有些错误或者考虑不周,随时欢迎进行讨论并对其进行修改!IBIS 模型的一些基本概念IBIS 这个词是Input/Output buffer information specification 的缩写。本文是基于IBIS ver3.2 所撰写出来(www.eigroup.org/IBIS/可下载到各种版本spec),ver4.2增加很多新特性,由于在目前设计中没用到不予以讨论。。。在业界经常会把spice 模型描述为transistor model 是因为它描述很多电路细节问题。而把ibis 模型描述为behavioral model 是因为它并不象spice 模型那样描述电路的构成,IBIS 模型描述的只不过是电路的一种外在表现,象个黑匣子一样,输入什么然后就得到输出结果,而不需要了解里面驱动或者接收的电路构成。因此有所谓的garbage in, garbage out,ibis 模型的仿真精度依赖于模型的准确度以及考虑的worse case,因此无论你的模型如何精确而考虑的worse case 不周全或者你考虑的worse case 如何周全而模型不精确,都是得不到较好的仿真精度。

    标签: ibis 模型

    上传时间: 2013-10-16

    上传用户:zhouli