DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M
标签： FPGA DDR Altera 100M
上传时间： 2014-12-02
上传用户：bcjtao
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
标签： PLL 数字锁相环 接收 数字
上传时间： 2013-12-31
上传用户：hphh
这是一个用AT89C51制作的2.4G频率计的源程序
标签： 2.4 89C C51 AT
上传时间： 2015-04-05
上传用户：chfanjiang
此程序完成功200HZ的固定频率,稳定性很高,波形失真度小,如果要想产生固定频率,这个程序是最好的选择!
标签： 200 程序 固定频率 HZ
上传时间： 2014-07-05
上传用户：daguda
程序用VHDL实现： 利用一秒定时测量频率 并且显示，范围0~
标签： VHDL 程序 定时 测量
上传时间： 2015-04-06
上传用户：sxdtlqqjl
程序用VHDL实现： 频率合成，DDS 主要调用LPM
标签： VHDL 程序 频率合成
上传用户：电子世界
此频率计是用单片机89C51和几块数字电路几个三极管，和一个微波集成电路构成。可测量频率最高为2G！分辨力为1HZ！电路中R16---R27电阻阻值为1K。这文件包里有两符制作成功后的图片！ 二个SCH。一个PCB文件。一个PDF文件。和一个程序HEX文件。制作的时候只要按线路板接好元件，然后把程序HEX文件烧写到单片机内，就可以调试了，希望大家成功。其中高稳定振荡电路SCH文件是我新加上的。如果大家有条件用上这电路也不错。那样频率计将更稳定。频率计的PCB是我设计的。 设计得不太好，希望大家多多提出意见和建议。希望大家不要修改PCB文件。 注：解压密码deyiluntan
标签： 89C51 频率计 用单片机 数字电路
上传时间： 2014-01-11
上传用户：libinxny
DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进
标签： vhdl DDS 1HZ 语言
上传时间： 2014-12-06
上传用户：agent
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路
标签： MHz 20 开发系统 时钟信号
上传时间： 2014-07-30
上传用户：wlcaption
我自己写的一个已知RF的L.C计算谐振频率的计算，用VB编写。
标签： L.C 计算 谐振频率
上传时间： 2015-04-12
上传用户：jqy_china
