dds信号发生器程序设计，框图，基于CPLD控制的DDS数字频率合成器设计
上传时间： 2015-08-13
上传用户：xjz632
用51单片机控制AD9851产生正弦信号的源程序，可以实现频率的步进调节哈
上传时间： 2013-12-21
上传用户：luopoguixiong
已知单位负反馈系统被控对象的传函为: • 设计滞后-超前校正装置,使校正后的系统满足: • (1).在单位斜坡信号作用下,Kv=10s^(-1) • (2).校正后相角裕度³ 45° • (3).系统校正后剪切频率wc ³ 1.5s^(-1) • (4).时域性能指标:s％£ 30％,Tp £ 2s,Ts £ 6s
上传时间： 2014-07-27
上传用户：qlpqlq
2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在 Nios 中软件编程解决 不同的调制方式的实现和选择。系统频率实现 1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。
标签： Nios Cyclone altera ALTERA
上传时间： 2015-09-02
上传用户：coeus
智能单片机频率计的原理与设计 频率测量仪器在生产和科研的各个部门使，也是某些大型系统的重要组成部分；利用单片机的定时功能设计的信号频率测量仪，可单独使用，也可方便嵌人系统中．介绍了该频率测量仪的测量原理、硬件结构和软件设计等。
上传时间： 2014-11-17
上传用户：cx111111
1．了解数字信号处理系统的一般构成； 2．掌握奈奎斯特抽样定理。 为方便实现，实验中更换了一种表现形式，即抽样频率固定（10KHz），通过改变输入模拟信号的频率来展示低通抽样定理。我们可以通过研究抽样频率和模拟信号最高频率分量的频率之间的关系，来验证低通抽样定理。
上传时间： 2013-12-21
上传用户：ljmwh2000
信号与系统基础知识包括连续信号与模型、离散信号与模型；常用信号变换包括Z变换、Chirp Z变换、FFT变换、DCT变换和Hilbert变换等；离散系统结构包括IIR、FIR和Lattice结构；IIR滤波器设计包括模拟和数字低通、高通、带通与带阻滤波器设计，以及基于冲激响应不变法和双线性Z变换法的IlR滤波器设计等；FIR滤波器设计包括基于窗函数、频率抽样法和切比雪大逼近法的FIR滤波器设计；平稳信号分析包括经典功率谱估计、基于参数模型的功率谱估计和基于非参数模型的功率谱估计；非平稳信号分析包括STFT变换、Gabor展开、Wigner-Ville分布与Choi-Williams分布；非高斯信号分析包括基于非参数法的双谱估计、基于参数模型的双谱估计，以及双谱估计的应用；信号处理的GUI实现包括滤波器设计与分析的FDATool工具和滤波器设计与信号分析的SPTool工具。
上传时间： 2013-12-26
上传用户：彭玖华
基于fpga的系统的信号发生装置，幅值于频率上都有了一定的扩充
上传时间： 2013-12-12
上传用户：wfl_yy
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
产生一个频移键控信号（FSK），该产生的信号可供复数解析用，频率归一化
上传时间： 2014-01-11
上传用户：z1191176801
