文中介绍了韦布尔分布杂波模拟的思路和ZMNL法模拟的步骤,重点阐述了模拟过程中的难点及解决方法,并对模拟结果进行了分析,证明了该方法的有效性和正确性。
上传时间: 2013-11-09
上传用户:kristycreasy
在一这期中,我们扩大了讨论的範围,涵盖了在飞思卡尔产品系列中采用的多种技术,包括8位微控制器(MCU)、32位ColdFire控制器、我们曾获大奖的16位数字信号控制器(DSC)及ZigBee® 无线技术等。此外,我们还增加了一个来自设计联盟合作伙伴的内容,以及飞思卡尔客户如何用我们的产品和服务取得成功的实例。
上传时间: 2013-10-17
上传用户:1234xhb
卡尔曼滤波
上传时间: 2013-11-11
上传用户:woshiayin
莫尔斯电码大全!
标签: 莫尔斯电码
上传时间: 2013-11-11
上传用户:youke111
飞思卡尔智能车的舵机测试程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void) { CLKSEL=0X00; PLLCTL_PLLON=1; //锁相环电路允许位 SYNR=0x00 | 0x01; //SYNR=1 REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); _asm(nop); while(!(CRGFLG_LOCK==1)); CLKSEL_PLLSEL =1; } void PWM_01(void) { //舵机初始化 PWMCTL_CON01=1; //0和1联合成16位PWM; PWMCAE_CAE1=0; //选择输出模式为左对齐输出模式 PWMCNT01 = 0; //计数器清零; PWMPOL_PPOL1=1; //先输出高电平,计数到DTY时,反转电平 PWMPRCLK = 0X40; //clockA 不分频,clockA=busclock=16MHz;CLK B 16分频:1Mhz PWMSCLA = 0x08; //对clock SA 16分频,pwm clock=clockA/16=1MHz; PWMCLK_PCLK1 = 1; //选择clock SA做时钟源 PWMPER01 = 20000; //周期20ms; 50Hz; PWMDTY01 = 1500; //高电平时间为1.5ms; PWME_PWME1 = 1;
上传时间: 2013-11-04
上传用户:狗日的日子
飞思卡尔的PCB布局布线应用笔记,很值得学习的
上传时间: 2013-10-21
上传用户:aa7821634
森蓝塞尔耳机板PCB文件
上传时间: 2013-10-13
上传用户:stampede
本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上,Altera 利用 FPGA 创新技术超越了摩尔定律,满足更大的带宽要求,以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制,支持用户使用嵌入式 HardCopy ®模块将更多的设计集成到单片FPGA中,部分重新配置功能还提高了灵活性。
上传时间: 2013-10-08
上传用户:坏天使kk
上传时间: 2013-10-29
上传用户:ming52900
雷诺尔JJR-5000智能型软起动器说明书
上传时间: 2013-11-09
上传用户:从此走出阴霾