锁相环路是一种能够跟踪输入信号相位的闭环自动控制系统。随着信息科学和电子技术的迅速发展，锁相环路在电子技术的各个领域得到了广泛的应用。
标签： 锁相环路 输入信号 相位 信息科学
上传时间： 2013-12-29
上传用户：txfyddz
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
标签： VHDL 嵌入式 全数字 锁相环路
上传时间： 2017-05-11
上传用户：Divine
锁相技术相关专辑 38册 209M锁相环路的特性及其应用.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
锁相技术相关专辑 38册 209M集成锁相环路 原理 特性 应用 489页 6.8M.pdf
数字处理及显示技术专辑 106册 913M集成锁相环路 原理 特性 应用 489页 6.8M.pdf
介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化，基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引，锁相环路滤波器可以设计得很窄，具有很好的抑噪性能，满足精确跟踪载波相位的要求。因此，该基于FPLL的载波跟踪算法可以适应信号存在较大的动态范围和噪声干扰的应用环境；同时，其鉴频鉴相算法表达式简单，易于用可编程数字器件实现。
标签： FPLL 锁频 锁相环 载波
上传时间： 2014-01-23
上传用户：569342831
本人写的数字锁相环，有模拟数据，学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。
标签： 数字锁相环
上传时间： 2014-01-18
上传用户：xsnjzljj
PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。
标签： PLL 锁相环
上传时间： 2021-07-23
上传用户：紫阳帝尊
一.基础理论锁相环路（Phase Locked Loop）是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相位。系统框图如下：当0，（1）与0：（1）相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进入同步状态[2nrtto，e，.]的时间为1。。那么从1=1，的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间T，=1，-1，称为捕获时间。显然，捕获时间T，的大小不但与环路的参数有关，而且与起始状态有关。对一定的环路来说，是否能通过捕获而进入同步完全取决于起始频差8.（4）-Ao。。若Ao，超过某一范围，环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标，称为环路的捕获带Ao，。
标签： 射频锁相环
上传时间： 2022-06-21
上传用户：
该程序描述了二阶锁相环的环路滤波器的设计和线性模型分析
标签： 程序 二阶 环路滤波器 模型分析
上传时间： 2013-12-11
上传用户：rishian
