众所周知, 每个数码系统之所以正常准确工作的基础是其心脏 – 时钟序列的无误. 而用来产生时钟信号的资源有许多种: 系统主芯片输出时钟信号, 以MCU微处理器来产生时钟, 以成本较低的晶振来产生时钟信号, 但是还是有很多人不知道或不了解我们还有另外一个选择:用一个集成电路PPL(锁相环)时钟芯片. 即使有人用过类似的时钟芯片, 但是却不知道我们现在已经有了性价比较高的LW系列芯片!
标签： 时钟 芯片介绍
上传时间： 2013-11-19
上传用户：yupw24
Stellaris(群星)单片机的时钟选择本文论述了群星（stellaris）系列微控制器中的时钟，包括锁相环的使用和配置。
标签： Stellaris 单片机 时钟
上传时间： 2014-12-27
上传用户：zhang97080564
1、 支持USB 1.1通讯协议；2、 支持高速（Full Speed、12Mbps ）和低速（Low Speed、1.5Mbps ）传输；3、 6MHz晶体，锁相环PLL振荡器提供高速、低速所需时钟源；4、 支持3个端口（endpoint），可独立编程为IN 或 OUT端口。5、 PS/2：支持PS/2协议（eg.鼠标），与USB复用。
标签： UART USB PS2 CRC
上传时间： 2013-11-03
上传用户：hbsunhui
TMS320LF240x DSP 课件
标签： 锁相环 低功耗 模式
上传时间： 2013-11-09
上传用户：qq521
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20 μs，跳频模式Δf=50 MHz的定时间不超过30 μs，近端杂散抑制度优于-50 dBc。
标签： 软件无线电 认知引擎 接口 实现方法
上传时间： 2014-12-28
上传用户：assef
发射部分采用锁相环式频率合成器技术， MC145152和MC12022芯片组成锁相环。接收部分以超大规模AM/FM立体声收音集成芯片CXA1238S为主体
标签： 单工 无线呼叫系统
上传时间： 2014-01-01
上传用户：ouyang426
二阶锁相环的仿真
标签： MATLAB PLL 仿真程序
上传时间： 2013-12-19
上传用户：zsjinju
针对目前广泛对高精度频率源的需求，利用FPGA设计一种恒温晶振频率校准系统。系统以GPS接收机提供的秒脉冲信号为基准源，通过结合高精度恒温晶振短期稳定度高与GPS长期稳定特性好、跟踪保持特性强的优点，设计数字锁相环调控恒温晶振的频率。详细阐述系统的设计原理及方法，测试结果表明，恒温晶振的频率可快速被校准到10 MHz，频率偏差小于0.01 Hz，具有良好的长期稳定性，适合在多领域中作为时间频率的标准。
标签： GPS 恒温晶振 频率校准
上传时间： 2014-08-19
上传用户：star_in_rain
通信系统中，信号捕获和同步的数字锁相环的MATLAB仿真程序
标签： 通信系统
上传时间： 2014-06-13
上传用户：叶山豪
基于单片机Aduc841的调试程序，包括锁相环PLL4153的驱动和39VF040flash芯片的驱动以及通过串口和上位机通信的代码。
标签： Aduc 841 单片机 调试
上传时间： 2015-07-07
上传用户：tyler
