虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

认知引擎

  • 一种用于认知无线电的快速频率合成器设计

    该文主要讨论在基于软件无线电的认知系统中,软件无线电平台和认知引擎的接口实现。文中提出了一种基于XML语言描述的接口实现方法,并简单举例说明了如何对软件无线电平台处理能力和认知引擎配置参数进行描述,进而又阐述了软件定义无线电平台与认知引擎间的信息传递方式。文章为在软件定义无线电台上构建认知无线电提供了一种简单,可行的实现方法,同时提高了认知无线通信系统的开放性。

    标签: 认知无线电 频率合成器

    上传时间: 2013-10-29

    上传用户:xuan‘nian

  • 一种软件无线电与认知引擎的接口实现方法

    为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术,采用了直接数字式频率合成器(DDS)驱动锁相环(PLL)的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700~800 MHz的宽带频率合成器,实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20 μs,跳频模式Δf=50 MHz的定时间不超过30 μs,近端杂散抑制度优于-50 dBc。

    标签: 软件无线电 认知引擎 接口 实现方法

    上传时间: 2014-12-28

    上传用户:assef

  • 大尺寸LCD图像引擎的关键算法与前端设计.rar

    在LCD显示应用领域,通常数据源输出图像的分辨率是变化,而从工业生产标准化要求和获得最佳显示效果的角度出发,LCD显示器的物理分辨率则是固定不变的。这就需要将不同分辨率的输入图像经过缩放后输出到分辨率固定的LCD显示器上,当前工业上解决这一问题的方案是在输入数据源和数据显示设备之间设置LCD图像引擎来实现缩放处理。LCD图像引擎是面向LCD显示器应用的一种高度集成的图像处理芯片,它在整个LCD显示系统中具有不可取代的位置。 本文在分析了大尺寸LCD图像引擎的研究现状之后,提出了拟开发的大尺寸LCD图像引擎的总体结构和设计目标。针对该体系结构,提出了一种基于2点的三次样条插值算法,推导出了该算法的插值核函数的表达式,并基于该算法实现LCD图像引擎的核心部分——图像缩放引擎的硬件结构设计。主观和客观Q值评价实验结果表明,该算法获得的插值图像质量非常接近传统的双三次插值算法,而运算复杂度和硬件实现开销却低于后者,对于实时性要求较高的LCD图像引擎来说该算法是一个性价比较高的插值算法。 为了提高经过图像缩放引擎处理后的图像显示质量,在LCD图像引擎中引入了图像色彩调整技术。

    标签: LCD 大尺寸 图像

    上传时间: 2013-06-07

    上传用户:zoushuiqi

  • 基于FPGA的图像处理平台及3D加速引擎的设计.rar

    3D加速引擎是3D图形加速系统的重要组成部分,以往在软件平台上对3D引擎的研究,实现了复杂的渲染模型和渲染算法,但这些复杂算法与模型在FPGA上综合实现具有一定难度,针对FPGA的3D加速引擎设计及其平台实现需要进一步研究。 本文在研究3D加速引擎结构的基础上,实现了基于FPGA的图像处理平台,使用模块化的思想,利用IP核技术分析设计实现了3D加速管道及其他模块,并进行了仿真、验证、实现。 图像处理平台选用Virtex-Ⅳ FPGA为核心器件,并搭载了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他组件。 为满足3D加速引擎的实现与验证,设计搭建的图像处理平台还实现了DDR-SDRAM控制器模块、VGA输出模块、总线控制器模块、命令解释模块、指令寄存器模块及控制寄存器模块。 3D加速引擎设计包含3D加速渲染管道、视角变换管道、基元读取、顶点FIFO、基元FIFO、写内存等模块。针对FPGA的特性,简化、设计、实现了光照管道、纹理管道、着色管道和Alpha融合管道。 最后使用Modelsim进行了仿真测试和图像处理平台上的验证,其结果表明3D加速引擎设计的大部分功能得到实现,结果令人满意。

    标签: FPGA 3D加速 图像

    上传时间: 2013-07-30

    上传用户:lepoke

  • 认知无线电频谱感知功能的FPGA实现.rar

    本文主要研究了认知无线电频谱感知功能的关键技术以及硬件实现方法。首先,提出了认知无线电频谱感知功能的硬件实现框图,包括射频前端部分和数字信号处理部分,接着简单介绍了射频前端电路的功能与特性,最后重点介绍了数字信号处理部分的FPGA实现与验证过程。 数字处理部分主要实现宽带信号的短时傅立叶分析,将中频宽带数字信号通过基于多相滤波器组的下变频模块,实现并行多通道的数字下变频,然后对每个信道进行重叠加窗处理,最后再做快速傅立叶分析(FFT),从而得到信号的时频关系。整个系统主要包括:延时抽取模块、多相滤波器模块、32点开关式流水线FFT模块、滑动窗缓冲区、256点流水线FFT模块等。 本设计采用Verilog HDL硬件描述语言进行设计,基于Xilinx公司的Virtex-4XC4VSX35芯片。整个系统采用全同步设计,可稳定工作于200MHz,其分析带宽高达65MHz,具有很高的使用价值。

    标签: FPGA 认知无线电 感知功能

    上传时间: 2013-07-09

    上传用户:liuchee

  • USB接口引擎的软核设计与FPGA兑现.rar

    USB(UniversalSerialBus,通用串行总线)是当今消费电子产品和仪器设备中应用最广的接口协议之一,然而目前国内的USB芯片只有极少数几款,产品研究善处于起步阶段,绝大部分产品主要由国外的IC设计芯片厂商如Cypress、NEC等一些国际著名公司提供。因而,如果能够自主开发设计USB芯片以替代国外同类产品,将会有很好的市场前景和利润空间。 本论文课题是针对基于FPGA(FieldProgrammableGateArray,现场可编程门阵列器件)的数字电子产品应用设计一种实际可复用的USB接口引擎软核。该软核主要是用于处理USB标准协议包的通信处理,通过外接MCU(MultipointControlUnit,微控制器)就可以实现完整的USB接口通讯功能。它的功能相当于一些USB引擎的专用芯片如:Philips的PDIUSBD12等,其优点是结构简单、灵活性高、复用设计方便。 功能仿真和综合测试结果显示本论文所设计的接口引擎软核符合设计要求,并且软核的性能和市场上同类产品基本一致。本论文的创新之处在于:1、从可配置性角度出发设计了低速、全速、高速三种可选模式;2、支持最多31个可配置端点;3、采用了可综合、可移植的RTL(RegisterTransferLevel,寄存器传输级)代码设计规则,同时也开发了可综合的验证测试代码;4、完全由硬件实现USB通信功能。

    标签: FPGA USB 接口

    上传时间: 2013-07-18

    上传用户:JasonC

  • 基于ARM多核平台的打印机JPEG高速解码引擎设计与实现

    大多数现在的PCL打印机驱动程序都是将需要打印的文件(包括图形或者文本)处理成JPEG文件发送到打印机进行打印,因为这样一方面可以减少发送给打印机的数据量,一方面可以极大的简化驱动程序的开发。而在打印机内部,这些JPEG文件又被解码成BMP文件进行进一步的处理。采用这种方式工作的打印机JPEG解码的工作占据了其CPU时间的一半以上,所以JPEG文件解码引擎是打印机的核心之一,提高JPEG的解码速度对于提高打印机的处理能力至关重要。 同时,JPEG文件解码工作是一个计算密集型的作业,主要有两个办法提高它的速度:一个是设计更高效的算法,一个是采用性能更加强劲的CPU设备。在单核CPU的嵌入式环境中,JPEG编解码速度已经几乎到了极限,难有提升的空间,然而近两年多核嵌入式芯片的出现,为大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平台,采用ARM11 MPCore4核处理器,针对PCL,XL打印机控制语言的JPEG文件解码设计和实现了一个高速引擎,主要内容为: 分析和解码PCL,XL文件,提取出其中的JPEG文件。 对JPEG文件实现并行化解码,在多个处理器核上并行处理,并针对多核处理器构架进行内存读取等方面的优化。 针对多核处理器的特点和优势,设计和实现多线程调度算法。 总结和提取数据,分析多核处理器相对于单核处理器的性能提升。 另外,为便于读者理解,文中简要介绍了ARM(SIMD)指令集,嵌入式汇编以及与硬件相关的一些概念。

    标签: JPEG ARM 多核 打印机

    上传时间: 2013-06-16

    上传用户:scorpion

  • 认知无线电频谱感知功能的FPGA实现

    本文主要研究了认知无线电频谱感知功能的关键技术以及硬件实现方法。首先,提出了认知无线电频谱感知功能的硬件实现框图,包括射频前端部分和数字信号处理部分,接着简单介绍了射频前端电路的功能与特性,最后重点介绍了数字信号处理部分的FPGA实现与验证过程。 数字处理部分主要实现宽带信号的短时傅立叶分析,将中频宽带数字信号通过基于多相滤波器组的下变频模块,实现并行多通道的数字下变频,然后对每个信道进行重叠加窗处理,最后再做快速傅立叶分析(FFT),从而得到信号的时频关系。整个系统主要包括:延时抽取模块、多相滤波器模块、32点开关式流水线FFT模块、滑动窗缓冲区、256点流水线FFT模块等。 本设计采用Verilog HDL硬件描述语言进行设计,基于Xilinx公司的Virtex-4XC4VSX35芯片。整个系统采用全同步设计,可稳定工作于200MHz,其分析带宽高达65MHz,具有很高的使用价值。

    标签: FPGA 认知无线电 感知功能 频谱

    上传时间: 2013-06-13

    上传用户:bcjtao

  • 认知无线电原理与应用

    ·认知无线电原理与应用 北京邮电大学出版社 高清PDF内容简介近几年来,国际学术界和IEEE标准化组织愈来愈对认知无线电(Cognitive Radio,CR)技术感兴趣,称其为未来无线通信领域的“下一个大事件”(Next Big了hing)。本书通过5章内容来阐述认知无线电及实现认知无线电的代表性技术途径,介绍超宽带认知无线电和IEEE 802.22标准。第1章主要介绍Mitola提出的认知无线电

    标签: 认知无线电

    上传时间: 2013-06-19

    上传用户:prczsf

  • JBPM工作流引擎在OA中的应用研究

      随着Java开源技术的不断进步,以及企业需求的日益增长,在办公自动化领域,特别是对于业务流程的实现,其开发形态已经发生了巨大的变化,传统的硬编码开发业务流程方式已经不再适应高效的开发过程以及企业灵活多变的业务需求。随着工作流技术的不断发展,基于工作流引擎的工作流开发方式从根本上解决了传统开发过程中的各种弊端,各种工作流产品开始广泛应用于实际项目。在软件项目中,通过引入开源工作流产品并对其进行修改和完善,可以提高软件开发周期以及软件产品的灵活性,从而提高软件企业的效率和竞争力。

    标签: JBPM 工作流引擎 中的应用

    上传时间: 2013-10-20

    上传用户:cepsypeng