虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

调幅信号

  • GPS中频信号处理及其FPGA实现

    本文实现了GPS中频信号处理的整体设计方案。该方案使用Zarlink公司的GP2015射频芯片和FPGA共同搭建硬件系统,用于实现GPS定位功能。其中GP2015芯片作为GPS信号接收前端,FPGA作为系统搭建和算法实现的平台。 首先,针对建立GPS中频数据处理平台的需要,设计了GPS信号接收的射频前端以及LVDS数据传输电路,编写了FPGA传输大量高频数据的VHDL程序,实现了数据的传输及存储。其次,设计PC机的用户界面接口程序,为控制和测试提供了可靠的保障。在此基础上开发了GPS中频数据处理的平台,为研究GPS定位算法提供了硬件基础。 数据捕获和追踪是GPS算法中最耗时的两部分,因此,本设计提出快速精确的数据捕获方法。在分析频域捕获算法的基础上,提出相位差分精确定频的方法,分析其可行性,给出实施方案并与普通串行精确定频算法比较,经过实验,得到了很好的结果。 在研究捕获算法的基础上,本文在FPGA上实现了GPS中频信号的捕获算法。既保证了软件算法的灵活性又利用了硬件工作的实时性,达到了快速捕获的目的。

    标签: FPGA GPS 中频 信号处理

    上传时间: 2013-04-24

    上传用户:dengzb84

  • HDTV码流发生器内置信源解码板和基于FPGA的显示器测试信号发生器的研究

    该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.

    标签: HDTV FPGA 码流 发生器

    上传时间: 2013-04-24

    上传用户:yoleeson

  • FPGA在雷达信号处理中的设计与应用

      本文首先介绍了利用FPGA设计数字电路系统的流程和雷达数字信号处理的主要内容。  在第二章中主要阐述了FIR数字滤波器的窗函数设计方法,并应用FIR滤波器设计数字动目标显示和数字动目标检测系统;脉冲压缩处理是现代雷达信号处理的一个重要组成部分,线性调频信号和二相巴克码的脉冲压缩处理方法在第三章做了重点描述。  Cyclone系列芯片是高性价比,基于1.5V、0.13um采用铜制层的SRAM工艺。它是第一种支持配置数据解压的FPGA芯片。论文设计的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片设计设计SD转换器,在QuartusⅡ4.0下采用VHDL语言和逻辑电路图结合的设计方法,经过仿真并最终实现了硬件设计。  设计结果表明电路性能可靠,SD转换的精度较高,完全满足设计的要求。

    标签: FPGA 雷达信号处理 中的设计

    上传时间: 2013-06-26

    上传用户:华华123

  • 采用FPGA实现信号处理算法的研究及实验平台的建立

    该文针对复杂信号实时处理的困难,提出了采用FPGA来实现信号处理的方法,并根据系统需要设计了一个嵌入式实验平台.根据FPGA实现信号处理的关键点:设计合理的FPGA结构,体现算法的并行性和流水性,论文着重分析了用FPGA实现阵列结构处理的具体方法和实现过程.论文从分析算法的并行度入手,提出用相关图方法直观反映算法的相关性,在此基础上设计了算法的信号流图结构和脉动阵列结构.并针对典型信号处理算法(矩阵运算、卷积运算)进行了并行度分析,相关图设计和从相关图导出脉动阵列结构的研究.同时针对FPGA特点,提出了采用CORDIC结构来设计通用运算单元,给出其流水实现的结构,结合脉动阵列结构提高了矩阵运算性能.最后设计一个以32位CPU为核心的实验平台,编写了启动程序和诊断程序.

    标签: FPGA 信号处理 法的研究 实验

    上传时间: 2013-04-24

    上传用户:1427796291

  • 信号与线性系统分析

    信号与线性系统分析教程信号与线性系统分析教程

    标签: 信号与 线性系统分析

    上传时间: 2013-07-23

    上传用户:dpuloku

  • 基于DSPs和FPGA的通信信号调制识别方法研究

    基于小波变换和神经网络理论,对非稳定、大信噪比(SNR)变化的通信信号进行有效的特征提取和分类,实现了通信信号调制方式的分类识别.首先,采用基于多分辨分析框架的Mallat快速算法提取离散细节作为特征采,实验得出db3小波非常适合作为特征提取小波,用小波变换大大压缩了通信信号特征矢量,提取的信号特征矢量64点;然后依据神经网络理论,分别采用BP网络作为分类器对通信信号调制识别分类.从计算机模拟实验结果可知,该方法能很好地完成通信信号调制识别分类任务,使识别正确率得到了明显改善,同时降低了识别分类过程的复杂度,并且为通信信号调制识别的DSP实现提供了快速计算的理论基础.其次,介绍了TMS320LF2407 DSP和FPGA的结构原理,并在此基础上设计了数字信号处理板和制作调试电路板.最后,用汇编和C语言编制A/D程序、串口通信程序和应用程序,并在信号处理板上调试和运行.

    标签: DSPs FPGA 通信信号 调制识别

    上传时间: 2013-07-23

    上传用户:731140412

  • 基于FPGA的彩色等离子体显示器信号处理与控制电路设计

    彩色等离子体显示器是利用惰性气体放电发光进行显示的平板显示器,它具有厚度薄、重量轻、大平面、大视角、响应快、无电磁辐射等优点。由于我国PDP产业起步较晚,所以研制具有我国自主知识产权的PDP整体驱动电路,抢占彩电市场具有深远的意义。本文介绍了等离子体显示器的工作原理和基于ALTERA公司的现场可编程门阵列(FPGA)的电路设计方法,通过研究PDP的工作原理、显示屏的结构和AC型PDP所采用的寻址和显示分离(ADS)型子场技术,提出了一种基于FPGA的信号处理与控制电路设计方案。最后还对等离子体显示器在改进显示屏物理工艺结构、驱动电路技术以及市场走向方面,进行了初步探讨。

    标签: FPGA 彩色 信号处理 等离子体

    上传时间: 2013-05-20

    上传用户:zhengxueliang

  • 高速并行信号处理板数据接口与控制的FPGA设计

    随着信息社会的发展,人们要处理的各种信息总量变得越来越大,尤其在处理大数据量与实时处理数据方面,对处理设备的要求是非常高的。为满足这些要求,实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快,效率高,并且不断的完善与发展。此类板卡要求与外部设备通讯,同时也要进行内部的数据交换,于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。 本文首先介绍了通用信号处理板的应用开发背景,包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况,同时说明了本人所作的主要工作。 其次,介绍了PCI接口的有关规范,给出了通用信号处理板与CPCI的J1口的设计时序;介绍了DDR存储器的概况、电平标准以及功能寄存器,并给出了与DDR.存储器接口的设计时序;介绍了片上主要数据处理器件TS-202的有关概况,设计了板卡与DSP的接口时序。 再次,介绍了Altera公司FPGA的程序设计流程,并使用VHDL语言编程完成各个模块之间的数据传递,并重点介绍了DDR控制核的编写。 再次,介绍了WDM驱动程序的结构,程序设计方法等。 最后,通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯;并且还提到了对此设计以后地完善与发展。 本文所作的工作如下: 1、设计完成了处理板各接口时序,使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计,使数据可以从CPCI准确的传送到DSP进行处理,并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。

    标签: FPGA 高速并行 信号处理板 数据接口

    上传时间: 2013-06-30

    上传用户:唐僧他不信佛

  • 正弦信号发生器的设计与制作

    制作一个正弦信号发生器的设计:(1)正弦波输出频率范围:1kHz~10MHz;(2)具有频率设置功能,频率步进:100Hz;(3)输出信号频率稳定度:优于10-2;(4)输出电

    标签: 正弦信号发生器

    上传时间: 2013-06-18

    上传用户:huannan88

  • 基于ARMFPGA的高速信号采集与存储系统设计

    在图像处理、航空航天、遥感测量、现代电子测试等很多领域,要求测试仪器设备能及时保存原始测试数据,用于事后数据分析和处理。同时前端探测器性能的提高,对于各种系统存储容量、体积、造价、稳定性等都提出了更高的要求。因此研制性能可靠、体积小、低成本的数据存储系统是十分必要的。 本文提出基于ARM嵌入式处理器+FPGA结构的高速信号采集与存储系统解决方案。进行了信号采集与存储系统设计。其特点是高性能、低成本、体积小。 文中利用了ARM处理器和FPGA可编程逻辑器件的特点,进行了基于本方案的硬件设计,:FPGA软件设计。叙述了PCB设计以及调试过程中需注意的问题。 系统的硬件设计以ARM和FPGA为平台,ARM处理器采用了Samsung公司的S3C2410,FPGA采用Altera公司的EP2C8。硬件设计围绕着核心芯片,进行了电源设计和ARM和FPGA外围电路设计。 ARM处理器实现了系统的控制;FPGA作为协处理器实现了FIFO,一些接口、时序控制等,协助ARM采集数据。在FPGA中实现硬件电路简化了外围电路,使得设计灵活,开发调试方便,也提高了系统的可靠性。 系统软件操作系统采用的是Linux,基于嵌入式Linux操作系统的特点,分析了系统的实时性。接着进行了Linux平台上基于Qt的用户界面应用程序设计。 最后分析了系统测试结果,并指出存在的问题和改进方法。

    标签: ARMFPGA 高速信号 采集 存储

    上传时间: 2013-07-10

    上传用户:cylnpy