虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

计算机辅助电路分析

  • 基于FPGA的PCIE1接口设计与实现

    随着现代计算机技术、微电子技术的进一步结合和发展,可编程逻辑技术已成为当前电子设计领域中最具活力和发展前途的技术。通过采用FPGA/EDA技术,对通信卡的PCI接口、E1接口、外部逻辑电路进行集成,并利用目前通用计算机强大的数字信息处理能力,可大大简化CTI硬件的设计,降低制造成本,提高系统可靠性。 据此,本论文提出了基于FPGA/EDA技术的PCI-E1接口设计方法,文中对PCI总线接口、E1接口及两接口的互连等相关技术进行了深入分析,对各功能模块和系统进行了VHDL建模与仿真。 同时,论文还介绍了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平台的设计原理和基于DriverWorks的WDM驱动程序的设计方法。 本论文涉及的软件、硬件系统已经开发、调试完成。测试结果表明:1、论文所研究的PCI接口(主/从设备)在进行配置读/写、I/O读写、存储器读写及总线的猝发数据传送等操作中,各项性能符合PCI2.3规范的要求。 2、论文所研究的E1接口支持成帧和不成帧两种传输方式:在成帧模式下,信息的有效传送速率为31×64Kbit/s;在不成帧的模式下,信息的有效传送速率为2.048Mbit/s。E1输出口各项参数符合CCITT相关规范要求。 3、论文所研究的PCI-E1接口在与现网设备、模块的对接测试中,性能稳定。基于本论文的产品已经正式发布。国内部分厂家已对该产品进行了多方面的综合测试,并计划将其应用到实际的生产和研究中。 本论文对于CTI硬件的设计是一项尝试和革新。测试和应用证明该方法行之有效,符合设计目标,具有较广阔的应用前景。

    标签: PCIE1 FPGA 接口设计

    上传时间: 2013-04-24

    上传用户:lixinxiang

  • 基于FPGA的可编程技术的应用

    随着微电子技术和计算机技术的迅猛发展,尤其是现场可编程器件的出现,为满足实时处理系统的要求,诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术,在运行时根据需要,动态改变系统的电路结构,从而使系统既有硬件优化所能达到的高速度和高效率,又能像软件那样灵活可变,易于升级,从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变,这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”,将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统,并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先,文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图,来确定该CPU的指令系统,并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制,因此进行了微程序控制器的设计,即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”,需对“实验CPU”进行VHDL描述。 其次,文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载,与实验箱上的ARMCPU构成双内核CPU,实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境,文章对双内核CPU系统存在的关键问题,如“实验CPU”的内存读写问题、微程序控制器的实现,以及“实验CPU'’框架等进行了改进,并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后,文章对双核CPU系统进行了功能分析。经分析,该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况,如模拟“实验CPU”的内存,实现机器码运行,通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作,所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU,研究双核CPU之间的通信,尝试新的体系结构。

    标签: FPGA 可编程

    上传时间: 2013-04-24

    上传用户:royzhangsz

  • 基于FPGA的无人机气压高度测量系统

    无人机大气数据的采集和处理在无人机中占有很重要的位置和作用,它是保障飞机安全飞行以及保证地面控制和操纵人员正确引导飞机、顺利完成飞行任务的关键所在。在目前广泛应用的无人机大气数据测量系统中,多数采用单片机作为大气数据处理计算机,但是单片机在高速数据采集和处理方面却存在着抗干扰性差、速度慢等缺点,使测量系统的稳定性和实时性受到了很大的影响。 本文采用FPGA(Field Programmable Gate Array,现场可编程门阵列)芯片作为大气数据处理器,以大气数据中的气压高度为例,介绍了一种基于FPGA技术的无人机气压高度测量系统。由于该测量系统中的FPGA数据处理器具有可靠性高、速度快、逻辑功能强等特点,有效地解决了单片机在高速无人机大气数据测量系统中处理速度较慢、实时性较差的问题。 论文首先介绍了FPGA的基本结构、工作原理、开发设计流程和FPGA编程所采用的VHDL硬件描述语言,还介绍了数字式大气数据测量系统的基本组成和工作原理,并且详细阐述了气压高度测量的原理和方法;然后提出了基于FPGA的无人机气压高度测量系统的整体设计,并对该测量系统各组成部分的硬件电路进行详细的分析和设计;随后论文又介绍了气压高度测量系统中FPGA的相关软件设计,并就FPGA内部所设计的各功能模块的作用、模块内部结构和工作流程进行详细的论述;最后使用Modelsim和QuartusII仿真软件对程序进行功能和时序的仿真,以验证FPGA内部各功能模块和FPGA总体设计的正确性,并在所有仿真通过后将程序产生的配置文件下载到FPGA芯片中,在制作和安装测量系统的电路板后对整个测量系统进行实际的测试,将测试结果与理论值比较并分析测量系统的误差来源。 根据系统测试的结果,本文验证了以FPGA芯片为核心的无人机气压高度测量系统的可行性,并对该测量系统提出了今后的进一步改进和完善的思路。

    标签: FPGA 无人机 气压 测量系统

    上传时间: 2013-04-24

    上传用户:cx111111

  • FPGA装箱和划分算法研究

    随着集成电路的设计规模越来越大,FPGA为了满足这种设计需求,其规模也越做越大,传统平面结构的FPGA无法满足实际设计需求。首先是硬件设计上的很难控制,其次就是计算机软件面临很大挑战,所有复杂问题全部集中到布局布线(P&R)这一步,而实际软件处理过程中,P&R所占的时间比例是相当大的。为了缓解这种软件和硬件的设计压力,多层次化结构的FPGA得以采用。所谓层次化就是可配置逻辑单元内部包含多个逻辑单元(相对于传统的单一逻辑单元),并且内部的逻辑单元之间共享连线资源,这种结构有利于减少芯片面积和提高布通率。与此同时,FPGA的EDA设计流程也多了一步,那就是在工艺映射和布局之间增加了基本逻辑单元的装箱步骤,该步骤既可以认为是工艺映射的后处理,也可认为是布局和布线模块的预处理,这一步不仅需要考虑打包,还要考虑布线资源的问题。装箱作为连接软件前端和后端之间的桥梁,该步骤对FPGA的性能影响是相当大的。 本文通过研究和分析影响芯片步通率的各种因素,提出新的FPGA装箱算法,可以同时减少装箱后可配置逻辑单元(CLB)外部的线网数和外部使用的引脚数,从而达到减少布线所需的通道数。该算法和以前的算法相比较,无论从面积,还是通道数方面都有一定的改进。算法的时间复杂度仍然是线性的。与此同时本文还对FPGA的可配置逻辑单元内部连线资源做了分析,如何设计可配置逻辑单元内部的连线资源来达到即减少面积又保证芯片的步通率,同时还可以提高运行速度。 另外,本文还提出将电路分解成为多块,分别下载到各个芯片的解决方案。以解决FPGA由于容量限制,而无法实现某些特定电路原型验证。该算法综合考虑影响多块芯片性能的各个因数,采用较好的目标函数来达到较优结果。

    标签: FPGA 划分算法

    上传时间: 2013-04-24

    上传用户:zhaoq123

  • Morlet小波分析的BOTDR信号处理

    基于布里渊散射的分布式光纤传感器是当前国内外研究的热点。本文介绍了基于布里渊散射的分布式光纤传感器的的原理、应用;布里渊时域反射技术(BOTDR)和布里渊时域分析技术(BOTDA)的原理。 受激布里渊散射(SBS)的过程中,入射光和散射光满足耦合振幅方程组。我们对该方程组采用有限差分法进行数值计算,并用Matlab模拟计算过程,对布里渊散射信号进行分析。 根据布里渊散射信号的特点,我们采用基于Morlet小波变换的DSP信号算法来处理 BOTDR传感信号。通过对该算法的核心单元——快速傅立叶变换(FFT)的硬件实现,我们在Stratix FPGA上实现了基于Morlet小波变换的DSP算法的硬件电路设计。 最后,在此基础上,我们对电路功能进行实际的仿真和验证,并和Matlab得到结果进行比较和分析。

    标签: Morlet BOTDR 小波分析 信号处理

    上传时间: 2013-07-22

    上传用户:牛布牛

  • 基于FPGA的PCI总线接口桥接逻辑

    随着信息技术的发展,数字信号的采集与处理在科学研究、工业生产、航空航天、医疗卫生等部门得到越来越广泛的应用,这些应用中对数字信号的传输速度提出了比较高的要求。传统的基于ISA总线的信号传输效率低,严重制约着系统性能的提高。 PCI总线以其高性能、低成本、开放性、软件兼容性等众多优点成为当今最流行的计算机局部总线。但是,由于PCI总线硬件接口复杂、不易于接入、协议规范比较繁琐等缺点,常常需要专用的接口芯片作为桥接,为了解决这一系列问题,本文提出了一种基于FPGA的PCI总线接口桥接逻辑的实现方案,支持PCI突发访问方式,突发长度为8至128个双字长度,核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8,容量为6000个逻辑宏单元,速度为-8,编译后系统速度可以达到80MHz,取得了良好的效果。 基于FPGA的PCI总线接口桥接逻辑的核心是PCI接口模块。在硬件方面,特别讨论了PCI接口模块、地址转换模块、数据缓冲模块、外部接口模块和SRAM DMA控制模块等五个功能模块的设计方案和硬件电路实现方法,着重分析了PCI接口模块的数据传输方式,采用模块化的方法设计了内部控制逻辑,并进行了相关的时序仿真和逻辑验证,硬件需要软件的配合才能实现其功能,因此设备驱动程序的设计是一个重要部分,论文研究了Windows XP体系结构下的WDM驱动模式的组成、开发设备驱动程序的工具以及开发系统实际硬件的设备驱动程序时的一些关键技术。 本文最后利用基于FPGA的PCI总线接口桥接逻辑中的关键技术,对PCI数据采集卡进行了整体方案的设计。该系统采用Altera公司的cyclone Ⅱ系列FPGA实现。

    标签: FPGA PCI 总线接口 桥接

    上传时间: 2013-05-22

    上传用户:彭玖华

  • 模电设计分析

    详细的理论分析,可以对模拟电路的理论知识有较为全面透彻的了解

    标签: 模电 设计分析

    上传时间: 2013-04-24

    上传用户:aappkkee

  • 基于FPGA的调制解调器

    当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计,基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础,以硬件描述语言为主要设计手段,借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上,给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后,依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案,模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中,用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模,在Simulink中仿真通过后,利用DSP Builder将Simulink的模型文件(.mdl)转化成通用的硬件描述语言VHDL文件,从而避免了VHDL语言手动编写系统的烦琐过程,将精力集中于算法的优化上。 基于DSP Builder的开发功能,调制解调器电路中的低通滤波器可直接调用FIRIP Core,进一步提高了开发效率。 在进行编译、仿真调试成功后,经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件编程,从而给出了一种调制解调器的SOPC系统实现方案。

    标签: FPGA 调制解调器

    上传时间: 2013-05-28

    上传用户:koulian

  • 精密延时电路在UWB雷达发射机

    超宽带冲激雷达是一种新体制雷达,其发射信号是无高频载频,宽度仅为纳秒级的冲激脉冲。得益于这种特殊的发射信号,超宽带冲激雷达具有优异的探测性能和广泛的应用前景。自然地,对于发射机的研究,在超宽带冲激雷达研究领域有着极其重要的地位。本文在超宽带冲激雷达实验系统的基础上,对其发射机进行了深入研究,主要内容如下: 1、介绍了超宽带冲激雷达发射机,尤其是脉冲源的原理及设计。 2、分析了决定超宽带冲激雷达探测距离的因素。在此基础上寻求通过提高发射信号脉冲重复频率来增大发射机的能量输出;提出了一种提高脉冲重复频率的方法。设计了基于现场可编程门阵列的延时控制电路,对提高脉冲重复频率予以工程实现。 3、提出了超宽带冲激雷达波束扫描的实现方法:通过精密控制各发射机脉冲源触发时间,在各路发射信号之间产生一定的延时。设计了运用现场可编程门阵列实现这种控制的精密延时电路。

    标签: UWB 精密 延时电路 雷达发射机

    上传时间: 2013-08-05

    上传用户:564708051@qq.com

  • 快速傅立叶变换(FFT)的FPGA实现

    随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。快速傅立叶变换(FFT)使离散傅立叶变换的运算时间缩短了几个数量级,在数字信号处理领域被广泛应用。FFT已经成为现代信号处理的重要手段之一。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展,也使电子设计的规模和集成度不断提高。同时基于FPGA实现FFT的设计方法和思想被提出。本次设计的目的是快速傅立叶变换(FFT)的FPGA实现。 此文在分析了快速傅立叶算法的基础上,提出了一种频率抽取基4 FFT的FPGA设计方案,针对现有FFT的FPGA实现过程中蝶形运算需要频繁乘以多个旋转因子提出了改进方法,减少了旋转因子的乘法次数和存储空间,加快了蝶形运算的速度,设计的地址映射方法,无需运算即可得到所需数据的存放地址,并结合采用乒乓结构和流水线方式,来提高快速傅立叶变换(FFT)FPGA实现的速度。描述了一片FPGA芯片内完成了整个FFT处理器的电路设计,经过模块时序仿真和数据的验证及测试,达到工作在50MHz时钟频率的设计要求。最后对后续设计做了描述,并对用FPGA实现FFT做了展望。

    标签: FPGA FFT 傅立叶变换

    上传时间: 2013-04-24

    上传用户:ykykpb