虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

缩短

  • 无线信道仿真和均衡器的FPGA设计与实现

    本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期,提高了系统的稳定性和可扩展性.测试结果表明均衡器所有的性能指标均达到预定目标,且工作性能良好,均衡效果较为理想,能够满足指标要求.本课题所设计和实现的信道盲均衡器,为FPGA芯片设计技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.

    标签: FPGA 无线信道 仿真 均衡器

    上传时间: 2013-05-28

    上传用户:huyiming139

  • 一种基于FPGA的新型谐波分析仪研究

    随着技术的飞速发展,电力电子装置如变频设备、变流设备等容量日益扩大,数量日益增多,使得电网中的谐波污染日益严重,给电力系统和各类用电设备带来危害,轻则增加能耗,缩短设备使用寿命,重则造成用电事故,影响安全生产.电力系统中的谐波问题早在20世纪20年代就引起了人们的注意.近年来,产生谐波的设备类型及数量均已剧增,并将继续增长,谐波造成的危害也日趋严重.该论文分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性.分析了基于FFT的谐波测量方法,综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况,并介绍了一种主流硬件描述语言Verilog HDL的语法及其具体应用.分析了高速数字信号系统的信号完整性问题,提出了使用FPGA实现的整合处理器解决高速数字系统信号完整性问题的方法,并比较分析了各种主流的整合处理器解决方案的优缺点.分析了使用实时操作系统进行复杂嵌入式系统软件开发的优缺点,并在该系统软件开发中成功移植应用了实时操作系统UCOSII,改造了该操作系统中内存管理方式.研究了使用FPGA实现FFT算法的优缺点,对比分析了主要硬件实现架构的性能和优缺点,提出了一种基于浮点数的FFT算法FPGA实现架构,详细设计了基于浮点数的硬件乘法器和加法器.该设计架构运行稳定,计算速度快捷.并通过实际仿真验证了该设计的正确性和优越性.最终通过以上工作设计实现了一种新型的基于FPGA的谐波测量仪,该仪器的变送单元和采样单元通过实际型式试验检验,符合设计要求.该仪器的FPGA单元通过系统仿真,符合设计要求.

    标签: FPGA 谐波分析仪

    上传时间: 2013-04-24

    上传用户:diertiantang

  • 基于ARM的汽车防抱死制动系统设计

    汽车在紧急制动过程中易出现很多非稳定因素(诸如侧滑、跑偏、失去转向操纵能力等),进而导致了相当多的交通事故。这些非稳定因素是由于制动时车轮抱死而产生的,汽车防抱死制动系统ABS(Anti-lockBraking system)可以避免制动时的这些不利因素,缩短刹车距离,保证汽车安全制动。 现代汽车整车控制技术的迅猛发展,迫切需要研制具有自主知识产权的汽车电子产品。研制以汽车防抱死制动系统为代表的高技术含量汽车电子产品,对加速我国汽车产业的技术自主化具有举足轻重的作用。 本文根据防抱死制动系统的工作原理,采用逻辑门限控制算法,选择车轮加速度和滑移率门限来调节制动压力,使车轮的滑移率保持在最佳滑移率附近。以ARM单片机LPC2292为核心,完成了轮速信号调理电路、电磁阀和回液泵电机驱动电路及系统故障诊断等电路的设计,阐述了ABS各功能模块软件的设计思想和实现方法,完成了防抱死制动系统的硬件和软件设计。 本文所设计的汽车防抱死制动系统在昌河CH711A轿车上进行了道路实验,结果表明:汽车防抱死制动控制系统的硬件电路设计合理可行,软件所采用的控制策略正确、有效,系统运行稳定可靠,改善了汽车制动系统性能,完全能够满足汽车安全制动的需要。

    标签: ARM 汽车防抱 制动 系统设计

    上传时间: 2013-07-19

    上传用户:ylwleon

  • 基于ARM的嵌入式智能仪表研究

    传感器是测控系统的重要组成部分,但有些传感器,如增量式或绝对式旋转编码器,因无配套的二次仪表,给使用带来不便。有些传感器虽然可以买到配套的仪表,但价格昂贵,功能单一且功能无法扩展。为此,本课题以设计一种通用性强,功能扩展方便的测量仪表为目的,将计算机技术与嵌入式微处理器技术用于测量仪表当中,设计一种基于ARM的嵌入式智能仪表。课题主要研究工作包括: 1.在分析比较各种二次仪表功能的基础上,提出了基于ARM的嵌入式智能仪表设计方案。搭建了仪表的硬件平台。 2.软件设计实现了μC/OS-Ⅱ嵌入式系统在ARM7微控制器上的移植。在此基础上,对嵌入式系统进行了一定的扩展,编写了LCD驱动程序,调用了串口通信,A/D转换等模块的API函数,建立了多任务环境,使仪表兼具PWM脉宽调制功能、数据采集、显示和传输功能。 3.通过增量式、绝对式旋转编码器实验、转矩转速传感器实验、输出模拟信号的角度传感器实验和PWM输出实验验证仪表的功能。 RTOS平台的构建,降低了软件设计的复杂度,提高了系统的实时性和灵活性,缩短了开发周期。经过实验验证,该仪表能够准确测定频率信号、模拟信号及数字信号。

    标签: ARM 嵌入式 智能仪表

    上传时间: 2013-04-24

    上传用户:1234567890qqq

  • 基于FPGA的FFT处理器的实现

    现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展,也使电子设计的规模和集成度不断提高。同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。快速傅里叶变换(FFT)作为数字信号处理的核心技术之一,是离散傅里叶变换的运算时间缩短了几个数量级。FFT已经成为现代信号处理的重要理论之一。 该文的目的就是研究如何应用FPGA实现FFT算法,研制具有自己知识产权的FFT信号处理器具有重要的理论意义和实用意义。 设计采用基4算法设计了一个具有实用价值的FFT实时硬件处理器。其中使用了改进的CORDIC流水线结构设计了FFT的蝶型运算单元,将硬件不易于实现、运算缓慢的乘法单元转换成硬件易于实现、运算快捷的加法单元。并根据基4算法的寻址特点设计了简单快速的地址发生器。整体采用流水线的工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以提高。 整个设计利用ALTERA公司提供的QUARTUSⅡ4.0开发软件,采用先进的层次化设计思想,使用一片FPGA芯片完成了整个FFT处理器的电路设计。整体设计经过时序仿真和硬件仿真,运行速度达到100MHz以上。

    标签: FPGA FFT 处理器

    上传时间: 2013-07-01

    上传用户:FFAN

  • 高吞吐量LDPC码编码构造及其FPGA实现

    低密度校验码(LDPC,Low Density Parity Check Code)是一种性能接近香农极限的信道编码,已被广泛地采用到各种无线通信领域标准中,包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个,分别是结合准循环(QC,Quasi Cyclic)移位结构的单次扩展构造和类似重复累积(RA,Repeat Accumulate)码构造。相应地,主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高,但是需要较多的寄存器和ROM资源;基于迭代译码的编码算法实现简单,但是吞吐量不高,且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后,结合编译码器综合实现的复杂度考虑,提出了一种切实可行的基于二次扩展(Dex,Duplex Expansion)的QC-LDPC码构造方法,以实现高吞吐量的LDPC码收发端;并且充分利用该类码校验矩阵准循环移位结构的特点,结合RU算法,提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法,是通过对母矩阵先后进行乱序扩展(Pex,Permutation Expansion)和循环移位扩展(CSEx,Cyclic Shift Expansion)实现的。在此基础上,为了实现可变码长、可变码率,一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于,固定循环移位扩展的扩展因子大小不变,支持多个乱序扩展的扩展因子,使得译码器结构得以精简;构造得到的码字具有近似规则码的结构,便于硬件实现;(伪)随机生成的循环移位系数能够提高码字的误码性能,是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用,使得实现复杂度近似与码长成正比。考虑到吞吐量的要求,新编码器结构完全抛弃了RU算法中串行的前向替换(FS,Forward Substitution)模块,同时简化了流水线结构,由原先RU算法的6级降低为4级;为了缩短编码延时,设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势:相比RU算法,新方案对可变码长、可变码率的支持更灵活,吞吐量也更大;相比基于生成矩阵的编码算法,新方案节省了50%以上的寄存器和ROM资源,单位资源下的吞吐量更大;相比类似重复累积码结构的基于迭代译码的编码算法,新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明,上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端,在实际应用中具有很高的价值。 目前,LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法,及其对应的编码算法,也必将成为信道编码理论未来的研究重点。

    标签: LDPC FPGA 吞吐量 编码

    上传时间: 2013-07-26

    上传用户:qoovoop

  • 基于FPGA的全彩色LED同步显示屏

    LED显示屏作为一项高新科技产品正引起人们的高度重视,它以其动态范围广,亮度高,寿命长,工作性能稳定而日渐成为显示媒体中的佼佼者,现已广泛应用于广告、证券、交通、信息发布等各方面,且随着全彩屏显示技术的日益完善,LED显示屏有着广阔的市场前景。 本文主要研究的对象为全彩色LED同步显示屏控制系统,提出了一个系统实现方案,整个系统分三部分组成:DVI解码电路、发送系统以及接收系统。DVI解码模块用于从显卡的DVI口获取视频源数据,经过T.D.M.S.解码恢复出可供LED屏显示的红、绿、蓝共24位像素数据和一些控制信号。发送系统用于将收到的数据流进行缓存,经处理后发送至以太网芯片进行以太网传输。接收系统接收以太网上传来的视频数据流,经过位分离操作后存入SRAM进行缓存,再串行输入至LED显示屏进行扫描显示。然后,从多方面论述了该方案的可行性,仔细推导了LED显示屏各技术参数之间的联系及约束关系。 本课题采用可编程逻辑器件来完成系统功能,可编程逻辑器件具有高集成度、高速度、在线可编程等特点,不仅可以满足高速图像数据处理对速度的要求,而且增加了设计的灵活性,不需修改电路硬件设计,缩短了设计周期,还可以进行在线升级。

    标签: FPGA LED 全彩色 同步显示

    上传时间: 2013-06-22

    上传用户:jennyzai

  • 基于FPGA的全数字激光测距信号处理

    激光测距是一种非接触式的测量技术,已被广泛使用于遥感、精密测量、工程建设、安全监测以及智能控制等领域。早期的激光测距系统在激光接收机中通过分立的单元电路处理激光发、收信号以测量光脉冲往返时间,使得开发成本高、电路复杂,调试困难,精度以及可靠性相对较差,体积和重量也较大,且没有与其他仪器相匹配的标准接口,上述缺陷阻碍了激光测距系统的普及应用。 本文针对激光测距信号处理系统设计了一套全数字集成方案,除激光发射、接收电路以外,将信号发生、信号采集、综合控制、数据处理和数据传输五个部分集成为一块专用集成电路。这样就不再需要DA转换和AD转换电路和滤波处理等模块,可以直接对信号进行数字信号处理。与分立的单元电路构成的激光测距信号处珲相比,可以大大降低激光测距系统的成本,缩短激光测距的研制周期。并且由于专用集成电路带有标准的RS232接口,可以直接与通信模块连接,构成激光遥测实时监控系统,通过LED实时显示测距结果。这样使得激光测距系统只需由激光器LD、接收PD和一片集成电路组成即可,提出了桥梁的位移监测技术方法,并设计出一种针对桥梁的位移监测的具有既便携、有效又经济实用的监测样机。 本文基于xil inx公司提供的开发环境(ise8.2)、和Virtex2P系列XC2VP30的开发版来设计的,提出一种基于方波的利用DCM(数字时钟管理器)检相的相位式测距方法;采用三把侧尺频率分别是30MHz、3MHz、lOkHz,对应的测尺长度分别为5米、50米和15000米,对应的精度分别为±0.02米、±0.5米和±5米。设计了一套激光测距全数字信号处理系统。为了证明本系统的准确性,另外设计了一套利用延时的方法来模拟激光光路,经过测试,证明利用DCM检相的相位式测距方法对于桥梁的位移监测是可行的,测量精度和测量结果也满足设计方案要求。

    标签: FPGA 全数字 信号处理 激光测距

    上传时间: 2013-06-12

    上传用户:fanboynet

  • 基于FPGA的出租车计费器设计

    本文介绍了一种采用单片FPGA 芯片进行出租车计费器的设计方法,主要阐述如何使用新兴的EDA 器件取代传统的电子设计方法,利用FPGA 的可编程性,简洁而又多变的设计方法,缩短了研发周期,同时使出租车计费器体积更小功能更强大。本设计不仅实现了出租车计费器所需的一些基本功能,同时考虑到出租车行业的一些特殊性,更注重了把一些新的思路加入到设计中。主要包括采用了FPGA 芯片,使用VHDL 语言进行编程,使其具有了更强的移植性,更加利于产品升级;利用LCD 液晶显示取代了传统的LED显示,使其在显示时更灵活多变,可以按需要改变显示内容而不拘泥于硬件; 灵活的计价标准设定使得油价波动等成本因数和出租车价格联动成为可能; 同时也增加了统计功能、密码设定、超速警报、路桥费等新的功能使得本设计更加具有实用价值。

    标签: FPGA 出租车计费器

    上传时间: 2013-08-02

    上传用户:sardinescn

  • 基于FPGA的电力系统谐波检测方法

    随着技术的飞速发展,电力电子装置如变频设备、变流设备等容量日益扩大,数量日益增多。由于非线性器件的广泛使用,使得电网中的谐波污染日益严重,给电力系统和各类用电设备带来危害,轻则增加能耗,缩短设备使用寿命,重则造成用电事故,影响安全生产,电力谐波已经成为电力系统的公害。除了传统的滤波方法,例如,无源滤波、改变系统的拓补结构来抑制谐波外,人们已广泛应用有源滤波器(APF)来消除注入电网的谐波,而实现有源滤波策略的前提就是能够实时、精确地检测出谐波电流。谐波检测是谐波研究中的一个重要的分支,是解决其他相关谐波问题的基础,因此进行谐波检测的研究具有重要的理论意义和实用价值。设计一种精度高、实时性好且适用范围宽的谐波电流检测方法是国内外众多学者致力研究的目标。 本文主要从谐波检测理论和实现方法上探讨了高精度、高实时性谐波检测数字系统的相关问题。论文中阐述了电力系统谐波的相关概念和产生原理,并分析了电力谐波的特点,对国内外各种谐波检测方法进行了分析和研究。在检测理论上,本文采用FFT理论来计算谐波含量,研究了Radix-2 FFT在谐波检测中的应用,综述了可编程元器件的发展过程、工艺发展及目前的应用情况,并介绍了一种主流硬件描述语言VHDL。最后以FPGA芯片XC2S200为硬件平台,以ISE6.0为软件平台,利用VHDL语言描述的方式实现了512点16Bit的快速傅立叶变换系统,并进行了仿真、综合等工作。仿真结果表明其计算结果达到了一定的精度,运行速度可以满足一般实时信号处理的要求。

    标签: FPGA 电力系统 检测方法 谐波

    上传时间: 2013-06-02

    上传用户:moshushi0009