随着计算机和自动化测量技术的日益发展，测量仪器和计算机的关系日益密切。计算机的很多成果很快就应用到测量和仪器领域，与计算机相结合已经成为测量仪器和自动测试系统发展的必然趋势。高度集成的现场可编程门阵列（FPGA）是超大规模集成电路和计算机辅助设计技术发展的结果，由于FPGA器件具备集成度高、体积小、可以利用基于计算机的开发平台，用编写软件的方法来实现专门硬件的功能等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性。 本文研究基于网络的高速数据采集系统的设计与实现问题。论文完成了以FPGA结构为系统硬件平台，uClinux为核心的系统的软件平台设计，进行信号的采集和远程网络监测的功能。 论文从软硬件两方面入手，阐述了基于FPGA器件进行数据采集的硬件系统设计方法，以及基于uClinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。将微处理器MicroBlaze、数据存储器、程序存储器、以太网控制器、数模转换控制器等数字逻辑电路通过CoreConnect技术用OPB总线集成在同一个FPGA内部，形成一个可编程的片上系统（SOPC）。采用基于FPGA的SOPC设计的突出优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。 软件方面，为了更好更有效地管理和拓展系统功能，移植了uClinux到MicroBlaze软处理器上，设计实现了平台上的ADC设备驱动程序和数据采集应用程序。并通过修订内核，实现了利用以太网TCP/IP协议来访问数据采集程序获得的数据。
上传时间： 2013-05-23
上传用户：晴天666
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
温湿度是影响粮食储藏的重要参数，两者之间是相互关联的，温湿度控制不好必然引起粮食发热和霉变，且极易产生连锁反应，从而造成难以挽回的损失。温湿度的控制直接影响到粮食存储系统的性能。冈此，粮食温湿度测控技术在农业上的应用是十分重要的。本文研究基于FPGA的粮仓温湿度监制系统。 设计了基于FPGA的粮仓温湿度监控系统，该系统主要由温湿度传感器、控制电路、单片机和上位机构成。单片机主要完成温度数据的采集和上位机的通讯；控制电路基于FPGA进行设计，主要负责采集湿度信息，计算温湿度偏差及其变化率，通过调用模糊控制算法对温湿度进行模糊控制，单片机通过RS485总线和上位机进行串口通信，使上位机能够实时记录，显示温湿度变化值和控制过程曲线。该系统实现了粮仓内温湿度的实时监测，使管理人员可以实时掌控粮仓内的温湿度情况。 采用FPGA设计控制电路简化了系统的组成和外围数字电路，易于系统扩展和升级，内部集成了信号处理、控制、检测电路，减少了系统的体积，缩短了开发周期，大大增强了系统的可靠性；配合功率驱动、电源等外围电路，完成信号采集、处理和控制等功能，节省了开发成本，使粮仓温湿度控制系统更加集成化。这也恰恰更加符合当今电子产品高精度，集成化的要求。 系统采用直接输出数字量的DS1820温度传感器和湿度传感器HS1101并将HS1101与555定时器组成振荡电路，其输出为频率脉冲信号，与湿度值成线性关系，该频率脉冲信号可直接送入FPGA进行计数，这样温湿度传感器输出的信号都没有经过放大、A/D转换，进一步减少了测量误差。控制电路采用了VHDL硬件描述语言进行编写。本装置已作出实样，通过了调试，已达到预期效果。
上传时间： 2013-06-16
上传用户：731140412
现代社会对各种无线通信业务的需求迅猛增长，这就要求无线通信在具有较高传输质量的同时，还必须具有较大的传输容量。这种需求要求在无线通信中必须采用效率较高的线性调制方式，以提高有限频带带宽的数据速率和频谱利用率，而效率较高的调制方式通常会对发端发射机的线性要求较高，这就使功率放大器线性化技术成为下一代无线通信系统的关键技术之一。 在本文中，研究了前人所提出的各种功放线性化技术，如功率回退法、正负反馈法、预失真和非线性器件法等等，针对功率放大器对信号的失真放大问题进行研究，对比和研究了目前广泛流行的自适应数字预失真算法。在一般的自适应数字预失真算法中，主要有两类：无记忆非线性预失真和有记忆非线性预失真。无记忆非线性预失真主要是通过比较功率放大器的反馈信号和已知输入信号的幅度和相位的误差来估计预失真器的各种修正参数。而有记忆非线性预失真主要是综合考虑功率放大器非线性和记忆性对信号的污染，需要同时分析信号的当前状态和历史状态。在对比完两种数字预失真算法之后，文章着重分析了有记忆预失真算法，选择了其中的多项式预失真算法进行了具体分析推演，并通过软件无线电的方法将数字信号处理与FPGA结合起来，在内嵌了System Generator软件的Matlab/Simulink上对该算法进行仿真分析，证明了这个算法的性能和有效性。 本文另外一个最重要的创新点在于，在FPGA设计上，使用了系统级设计的思路，与Xilinx公司提供的软件能够很好的配合，在完成仿真后能够直接将代码转换成FPGA的网表文件或者硬件描述语言，大大简化了开发过程，缩短了系统的开发周期。
上传时间： 2013-06-20
上传用户：handless
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必须重新下载,并且器件支持多种配置方式,所以研究FPGA器件的配置方案在FPGA系统设计中具有极其重要的价值,这也给用于可编程逻辑器件编程的配置接口电路和实验开发设备提出了更高的要求。 本论文基于IEEE1149.1标准和USB2.0技术,完成了FPGA配置接口电路及实验开发板的设计与实现。作者在充分理解IEEE1149.1标准和USB技术原理的基础上,针对Altcra公司专用的USB数据配置电缆USB-Blaster,对其内部工作原理及工作时序进行测试与详细分析,完成了基于USB配置接口的FPGA芯片开发实验电路的完整软硬件设计及功能时序仿真。作者最后进行了软硬件调试,完成测试与验证,实现了对Altera系列PLD的配置功能及实验开发板的功能。 本文讨论的USB下载接口电路被验证能在Altera的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件,其兼容性较现有设计有所提高。由于PLD(Programmable Logic Device)厂商对其知识产权严格保密,使得基于USB接口的配置电路应用受到很大限制,同时也加大了自行对其进行开发设计的难度。 与传统的基于PC并口的下载接口电路相比,本设计的基于USB下载接口电路及FPGA实验开发板具有更高的编程下载速率、支持热插拔、体积小、便于携带、降低对PC硬件伤害,且具备其它下载接口电路不具备的SignalTapII嵌入式逻辑分析仪和调试NiosII嵌入式软核处理器等明显优势。从成本来看,本设计的USB配置接口电路及FPGA实验开发板与其同类产品相比有较强的竞争力。
上传时间： 2013-04-24
上传用户：lingduhanya
LED显示屏作为一项高新科技产品正引起人们的高度重视，它以其动态范围广，亮度高，寿命长，工作性能稳定而日渐成为显示媒体中的佼佼者，现已广泛应用于广告、证券、交通、信息发布等各方面，且随着全彩屏显示技术的日益完善，LED显示屏有着广阔的市场前景。 本文主要研究的对象为全彩色LED同步显示屏控制系统，提出了一个系统实现方案，整个系统分三部分组成：DVI解码电路、发送系统以及接收系统。DVI解码模块用于从显卡的DVI口获取视频源数据，经过T.D.M.S.解码恢复出可供LED屏显示的红、绿、蓝共24位像素数据和一些控制信号。发送系统用于将收到的数据流进行缓存，经处理后发送至以太网芯片进行以太网传输。接收系统接收以太网上传来的视频数据流，经过位分离操作后存入SRAM进行缓存，再串行输入至LED显示屏进行扫描显示。然后，从多方面论述了该方案的可行性，仔细推导了LED显示屏各技术参数之间的联系及约束关系。 本课题采用可编程逻辑器件来完成系统功能，可编程逻辑器件具有高集成度、高速度、在线可编程等特点，不仅可以满足高速图像数据处理对速度的要求，而且增加了设计的灵活性，不需修改电路硬件设计，缩短了设计周期，还可以进行在线升级。
上传时间： 2013-04-24
上传用户：西伯利亚
普通GPS接收机在特殊环境下，如在高楼林立的城市中心，林木遮挡的森林公路，特别是在隧道和室内环境的情况下，由于卫星信号非常微弱，载噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很难有效捕获到卫星信号，导致无法正常定位。恶劣条件下的定位有广阔的发展和应用前景，特别是在交通事故、火灾和地震等极端环境下，快速准确定位当事者所处位置对于降低事态损失和营救受伤者是极为重要的。欧美和日本等发达国家也都制定了相应的提高恶劣条件下高灵敏度定位能力的发展政策。而高灵敏度GPS接收机定位的关键在于GPS微弱信号的处理。 本课题的主要研究内容是针对GPS微弱信号改进处理方法。针对传统GPS接收机信号捕获中的串行搜索方法提出了基于批处理的微弱信号捕获方法,来提高低信噪比情况下微弱信号的捕获能力，实现快速高灵敏度的准确捕获；针对捕获微弱信号处理大量数据导致的运算量激增，运用双块零拓展(Double Block Zero Padding，DBZP)处理方法减少运算量同时缩短捕获时间。针对传统GPS接收机延迟锁相环跟踪算法提出了基于卡尔曼滤波的新型捕获算法，减小延迟锁相环失锁造成的信号跟踪丢失概率，来提高恶劣环境下低信噪比信号的跟踪能力，实现微弱信号的连续可靠跟踪。通过提高GPS微弱信号的捕获与跟踪能力，进而使GPS接收机在恶劣环境下卫星信号微弱时能够实现较好的定位与导航。 通过拟合GPS接收机实际接收到的原始数据，构造出不同载噪比的数字信号，分别对提出的针对微弱信号的捕获与跟踪算法进行仿真比较验证，结果表明，对接收机后端信号处理部分作出的算法改进使得GPS接收机可以更好的处理微弱信号，并且具有较高的灵敏度和精度。文章同时针对提出的数据处理特征使用FPGA技术对算法主要的数据处理部分进行了初步的构架实现并进行了板级验证，结果表明，利用FPGA技术可以较好的实现算法的数据处理功能。文章最后给出了结论，通过提出的基于批处理和基于DBZP方法的捕获算法以及基于卡尔曼滤波的信号跟踪算法，可以有效地解决微弱GPS信号处理的难题，进而实现微弱信号环境下的定位与导航。
上传时间： 2013-05-31
上传用户：cccole0605
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-11
上传用户：唐僧他不信佛
随着数字电子技术的发展，数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。快速傅立叶变换(FFT)使离散傅立叶变换的运算时间缩短了几个数量级，在数字信号处理领域被广泛应用。FFT已经成为现代信号处理的重要手段之一。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展，也使电子设计的规模和集成度不断提高。同时基于FPGA实现FFT的设计方法和思想被提出。本次设计的目的是快速傅立叶变换(FFT)的FPGA实现。 此文在分析了快速傅立叶算法的基础上，提出了一种频率抽取基4 FFT的FPGA设计方案，针对现有FFT的FPGA实现过程中蝶形运算需要频繁乘以多个旋转因子提出了改进方法，减少了旋转因子的乘法次数和存储空间，加快了蝶形运算的速度，设计的地址映射方法，无需运算即可得到所需数据的存放地址，并结合采用乒乓结构和流水线方式，来提高快速傅立叶变换(FFT)FPGA实现的速度。描述了一片FPGA芯片内完成了整个FFT处理器的电路设计，经过模块时序仿真和数据的验证及测试，达到工作在50MHz时钟频率的设计要求。最后对后续设计做了描述，并对用FPGA实现FFT做了展望。
上传时间： 2013-04-24
上传用户：康郎
当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计，基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础，以硬件描述语言为主要设计手段，借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上，给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后，依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案，模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中，用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，从而避免了VHDL语言手动编写系统的烦琐过程，将精力集中于算法的优化上。 基于DSP Builder的开发功能，调制解调器电路中的低通滤波器可直接调用FIRIP Core，进一步提高了开发效率。 在进行编译、仿真调试成功后，经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件编程，从而给出了一种调制解调器的SOPC系统实现方案。
上传时间： 2013-06-24
上传用户：liuchee
