本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。
标签： VHDL 语言 卷积码 编解码器
上传时间： 2013-06-16
上传用户：zfh920401
·卷积编码及基于DSP的Viterbi译码器设计
标签： Viterbi DSP 卷积 编码
上传时间： 2013-04-24
上传用户：Jason1990
这是Actel 的FPGA的译码器的VHDL源代码。
标签： Actel FPGA VHDL 译码器
上传时间： 2013-08-10
上传用户：大灰狼123456
介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器
标签： MIL-STD FPGA 1553 设计实现
上传时间： 2013-08-30
上传用户：Amygdala
基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。
标签： fpga JPEG 编解码器
上传时间： 2013-08-31
上传用户：taa123456
用CPLD控制曼彻斯特编解码器，很详细的文字说明。
标签： CPLD 控制 曼彻斯特 编解码器
上传时间： 2013-09-01
上传用户：xiaodu1124
论文格式，内含Viterbi编解码器的完整vhdl代码，文件为.nh格式
标签： Viterbi vhdl 编解码器 代码
上传时间： 2013-09-03
上传用户：qiaoyue
viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用
标签： viterbi fpga 译码器
上传时间： 2013-09-06
上传用户：dsgkjgkjg
译码器及应用
标签： 译码器
上传时间： 2013-10-14
上传用户：shfanqiwei
CD4511译码器
标签： 4511 CD 译码器
上传时间： 2013-11-15
上传用户：honyeal
