MG3500SoC是支持H.264高清编解码器的片上系统，内部集成一个嵌入式ARM926处理器，支持高清H.264编解码、MPEG鄄2解码和JPEG编解码。介绍了MG3500SoC的主要性能特点、引脚排列、主要接口功能及在DVR上的应用，以及MG3500SoC及其周围器件的硬件设计，提出了在设计中应注意的问题。 Abstract: The MG3500System-on-Chip（SoC）is high definition（HD）H.264codec,including ARM926-EJ processor，H.264encoder/decoder，MPEG2decoder and JPEG/MJPEG encoder/decoder.The features,pin assignments，interfaces and the typical application of MG3500in DVR are introduced in this paper.The application hardware circuit between the MG3500SoC and peripheral device are given,the questions which the syetem design needs to pay attention are explained.
上传时间： 2013-11-12
上传用户：elinuxzj
74LS138译码器应用--基于8051+Proteus仿真
上传时间： 2013-10-29
上传用户：taozhihua1314
单片机C语言程序设计实训——基于8051+Proteus仿真案例:74HC154译码器应用
上传时间： 2013-10-13
上传用户：yjj631
一种基于FPGA的曼彻斯特编译码电路设计
上传时间： 2013-11-14
上传用户：geshaowei
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-10-17
上传用户：cc1915
一种基于FPGA的曼彻斯特编译码电路设计
上传时间： 2013-11-18
上传用户：洛木卓
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-12-13
上传用户：yzhl1988
2400 bps MELP语音编解码器 定点运算算法
上传时间： 2014-01-14
上传用户：gundan
一个关于数据结构哈夫曼编/译码的程序
上传时间： 2014-08-18
上传用户：lgnf
7段数码显示译码器
上传时间： 2015-02-28
上传用户：wangyi39
