51单片机综合学习系统 SST芯片烧写软件
上传时间： 2013-07-21
上传用户：plsee
周立功I2c软件包,详细的I2C程序.挺好的程序
上传时间： 2013-04-24
上传用户：DanXu
介绍了10种经典的软件滤波方法的优缺点和应用方法
上传时间： 2013-04-24
上传用户：saharawalker
本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案，该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理，介绍了GPS系统的组成，详细阐述了GPS信号的特点，并根据GPS信号的组成特点介绍了接收机的体系结构。其次，通过对GPS接收机信号捕获方案的深入研究，确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案，并对该方案提出了几点改进的措施，根据前面的分析，提出了系统的实现方案，利用MATLAB对该系统进行仿真，仿真的结果充分的验证了方案的可行性。接着，对于捕获环节中的核心部分—FFT处理器，设计中没有采用ALTERA提供的IP核，独立设计实现了基于FPGA的FFT处理器，并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比，可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现，通过捕获的FPGA时序仿真波形，证明了该系统已经能成功地捕获到GPS信号。最后，对全文整个研究工作进行总结，并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究，但其原理与GALILEO、北斗等导航系统的接收机相近，因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。
上传时间： 2013-08-06
上传用户：青春123
软件无线电(Software Radio)具有高度灵活性、开放性，很容易实现与现有和未来多种电台的兼容，能最大限度的满足了互联互通的要求。而基于多相滤波器组的信道化软件无线电接收技术以其固有的全概率接收、降采样速率以及其大幅提高运算速率的能力越来越受到重视。本文主要研究了基于现场可编程门阵列(FPGA)的软件无线电信道化中频接收技术设计与实现。 首先介绍了软件无线电的基本概念以及其发展状况，深入讨论了软件无线电的基本理论，主要介绍了设计中所用到的带通采样技术、信号的抽取技术与多相滤波技术。 然后简要介绍了信道化中频接收机的射频(Radio Frequency，RF)前端接收技术，设置宽中频超外差接收机射频前端的设计指标，给出了改进的实信号滤波器组低通型实现结构，并依此推导和建立了实信号多相滤波器组信道化中频接收机的数学模型。 最后基于EP1S80开发平台实现了实信号多相滤波器组信道化的中频接收机。给出了多相滤波器、抽取运算、FFT运算、信道划分以及复乘运算的设计方案。仿真结果表明，该接收机能够实现对中频信号的正确接收，验证了系统设计的可行性。
上传时间： 2013-05-24
上传用户：wyaqy
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-07-20
上传用户：顶得柱
本文将高效数字调制方式QAM和软件无线电技术相结合，在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论，带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析；深入研究了软件无线电核心技术数字下变频原理和其实现结构；对CIC、半带等高效数字滤波器原理结构和性能作了研究；16QAM调制和解调系统设计采用自项向下设计思想；采用硬件描述语言VerilogHDL在EDA工具QuartusII环境下实现代码输入；对系统调试采用了算法仿真和在系统实测调试相结合方法。 论文首先对16QAM调制解调算法进行系统级仿真，并对实现的各模块的可行性仿真验证，在此基础上，完成了调制端16QAM信号的时钟分频模块、串并转换模块、星座映射、8倍零值内插、低通滤波以及FPGA和AD9857接口等模块；解调器主要完成带通采样、16倍CIC抽取滤波，升余弦滚降滤波，以及16QAM解码等模块，实现了16QAM调制器；给出了中频信号时域测试波形和频谱图。本系统在200KHz带宽下实现了512Kbps的高速数据数率传输。论文还对增强型数字锁相环EPLL的实现结构进行了研究和性能分析。
上传时间： 2013-07-10
上传用户：kennyplds
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-08-04
上传用户：zhch602
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SDRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SDRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：wangrong
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-30
上传用户：huannan88
