100个经典vhdl编程实例， 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器......
上传时间： 2014-01-20
上传用户：agent
---实现的部分VHDL 程序如下。 --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity xor rsr(7) --- elsif std_logic_vector(length_no) = “1010” then --- rbr <= rsr --接收移位寄存器数据进入接收缓冲器--- ...... --- end if
标签： clk1x std_logic_vector length_no elsif
上传时间： 2015-10-28
上传用户：cainaifa
数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信号频谱为离散的谱线，由于电路的非线 性，在多路通信系统中，这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后，周期序列变长，谱线频率变低，产生的非线性分量落入相邻信 道之外，因此干扰减小。 在有些数字通信设备中，从码元“0”和“1”的交变点提取定时信息，若 传输的数字信号中经常出现长的“1”或“0”游程，将影响位同步的建立和保 持。而扰码器输出的周期序列有足够多的“0”、“1”交变点，能够保证同步 定时信号的提取。
上传时间： 2014-01-23
上传用户：star_in_rain
dsp的串行外设接口SPI SPI是一个高速同步串行输入/输出端口,传送速率可编 程，应用:外部移位寄存器、D/A转换器、A/D转换器、 串行EEPROM、LED显示驱动器等外部设备进行扩展。
上传时间： 2014-11-24
上传用户：fandeshun
实现m序列的输入输出转化，移位寄存器在通信方面的运用
上传时间： 2016-01-22
上传用户：gaojiao1999
里面是一个16×16的点阵汉字显示，主要利用了单片机与移位寄存器的芯片做的一个小控制
上传时间： 2016-01-24
上传用户：liglechongchong
matlab生成m序列的函数 原来那个效率太低，主要是因为实际应用并不需要生成太长的m序列，加入了需求长度，能有效减少运行时间。25级的移位寄存器，运行了一个小时都没有出来一周期，我仅仅需要三千bit而已。改进版：
上传时间： 2014-01-27
上传用户：stampede
VHDL实现循环码编码，设计了三个单元。switch是一个开关，shifter是移位寄存器，encoder是主体。
上传时间： 2016-02-14
上传用户：cainaifa
8051 串行接口是一个可编程的全双工串行通讯接口。它可用作异步通讯方式（UART），与串行传送信息的外 部设备相连接，或用于通过标准异步通讯协议进行全双工的8051 多机系统也可以通过同步方式，使用TTL 或CMOS 移位寄存器来扩充I/O 口。
上传时间： 2013-12-16
上传用户：
8051 串行接口是一个可编程的全双工串行通讯接口。它可用作异步通讯方式（UART），与串行传送信息的外 部设备相连接，或用于通过标准异步通讯协议进行全双工的8051 多机系统也可以通过同步方式，使用TTL 或CMOS 移位寄存器来扩充I/O 口。
上传时间： 2013-12-01
上传用户：阳光少年2016
