虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

现场<b>可编程</b>门阵列

  • 可编程中断控制器82C59A-2

    82C59A-2是为简化微处理机系统中断接口而实现的LSI外围芯片。也叫做PIC(Programmable Interrupt Controller)。是高性能高速度芯片。在多级优先级中断系统内82C59A-1402已经把CPU从对任务的轮询中解救出来。PCI可由软件进行控制,使用于各种不同的环境,联级可接受8~64个中断输入。 管脚与NMOS8259A-2兼容单片8级优先级,级联可扩64级多种可编程中断方式各自专用的请求屏蔽能力与Intel系列机兼容全部采用静态设计低功耗5V的电源供电。

    标签: 82 59 可编程 中断控制器

    上传时间: 2013-10-30

    上传用户:zhliu007

  • 高性能可编程DMA控制接口82C37A-5

    高性能可编程DMA控制接口82C37A-54.1  概述对象实体:直接存储器访问(DMA)控制接口芯片82C37A-5芯片的特点:1、管脚引线与NMOS  8237A-5兼容。2、允许/禁止单独DMA请求控制。3、频率从0~5MHz区间全静态设计。4、低电平操作。 5、4个各自独立的DMA通道并独立的进行初始化。6、存储器到存储器之间传送。7、存储器模块初始化处理。8、地址的增量和减量。9、传送速率可达1.6MB/s.10、可直接扩展成任意数量的通道。11 、终止传送的过程即输入结束。12、软件请求。13、独立信号DREQ和信号DACK的极性控制。4.2 82C37A-5的体系结构4.2.1   基本结构描述1.   82C37A-5内部配备了规模为344位的内部存储器,它是以寄存器的形式出现的。2.   配有3个基本的控制模块: (1)定时及控制模块; (2)优先级编码及循环优先级控制模块;(3)命令控制模块; 3.   12个不同类型的寄存器 。图 4-1  82C37A-5结构图EOP#                                                                                                                                                 A0~A3RESETCS#.                                                                                                                    IOW# DREQ0~DREQ3HLDAHRQ                                                                                                                                            DB0~DB7DACK0~DACK3

    标签: DMA 82 37 性能

    上传时间: 2013-10-21

    上传用户:ming52900

  • CHMOS可编程时间间隔定时器芯片82C54

    82C54是专为Intel系列微处理机而设计的一种可编程时间间隔定时器/计数器,它是一种通用芯片,在系统软件中可以把多级定时元素当成输入/输出端口中的一个阵列看待。1.  与所有Intel系列兼容2.  操作速度高,与8MHz的8086、80186一起可实现“零等待状态”的操作。3.  可处理从直流到10M频率的输入。4.  适应性强5.  三个独立的16位计数器6.  低功耗的CHMOS7.  与TTL完全兼容8.  6 种可编程的计数模式9.  以二进制或BCD计数10. 状态读返回命令

    标签: CHMOS 82C54 可编程 时间间隔

    上传时间: 2013-11-16

    上传用户:elinuxzj

  • 1.1可编程逻辑器件概述

    1.1可编程逻辑器件概述

    标签: 1.1 可编程逻辑器件

    上传时间: 2013-11-20

    上传用户:cuiyashuo

  • 可编程逻辑器件指南

    可编程逻辑器件入门指导

    标签: 可编程逻辑器件

    上传时间: 2013-10-23

    上传用户:yuzsu

  • 可编程控制器讲义--电磁阀的结构

    可编程控制器讲义

    标签: 可编程控制器 讲义 电磁阀

    上传时间: 2013-11-03

    上传用户:liu123

  • 一种混沌伪随机序列发生器的FPGA实现

    随着混沌理论应用于产生伪随机序列的发展,用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器.为了便于硬件实现并减少硬件占用资源.对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进,密钥空间缩减到2⋯.设计采用双精度浮点运算,选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验.系统的硬件电路占用17716个逻辑单元,占芯片资源88%,工作频率50 MHz,EPRS产生速率10 Mbps.

    标签: FPGA 混沌 伪随机序列 发生器

    上传时间: 2013-10-28

    上传用户:crazyer

  • 基于FPGA的PAL-VGA转换器的实现

    介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显示, 而在许多场合需要在VGA 显示器上实时监视, 这就需要将隔行PAL 制数字视频转换为逐行视频并提高帧频, 再将每帧图像放大到800×600 或1 024×768。常用的图像放大的方法有很多种, 如最临近赋值法、双线性插值法、样条插值法等[ 1] 。由于要对图像进行实时显示, 本文采用一种近似的双线性插值方法对图像进行放大。随着微电子技术及其制造工艺的发展, 可编程逻辑器件的逻辑门密度有了很大提高, 现场可编程逻辑门阵列( FPGA) 有着逻辑资源丰富和可重复以及系统配置的灵活性, 同时随着微处理器、专用逻辑器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越来越强, 因此FPGA 在现代电子系统设计中发挥着越来越重要的作用。本课题的设计就是采用VHDL 描述, 基于FPGA 来实现的。

    标签: PAL-VGA FPGA 转换器

    上传时间: 2013-12-03

    上传用户:aa54

  • 可编程FM锁相发射机的实现

    文中设计了一种可编程的FM锁相发射机。利用Atmega8实现与计算机的串口通信,实现对锁相环芯片和数字电位器的配置,达到改变输出频率和调制频偏的目的。发射机输出频率覆盖2 200~2 300 MHz,调制响应100 Hz~3.5 MHz,能够满足大部分FM体制遥测系统的需要。

    标签: 可编程 发射机 锁相

    上传时间: 2013-10-23

    上传用户:181992417

  • 1.1可编程逻辑器件概述

    1.1可编程逻辑器件概述

    标签: 1.1 可编程逻辑器件

    上传时间: 2013-11-16

    上传用户:超凡大师