标准编译原理词法分析器：源代码、可执行程序、测试程序文件、输入结果文件。
上传时间： 2016-07-31
上传用户：叶山豪
C语言实现了一个BP算法 自己定义隐含层的数目 和解决方案 得到测试样本的输出结果
上传时间： 2016-08-06
上传用户：shawvi
测试CIC内插滤波器中间寄存器的长度和滤波结果的关系。
上传时间： 2014-01-16
上传用户：hxy200501
测试计划模板 （测试需求、测试策略、预计结果记录、团队管理计划...）
上传时间： 2017-04-18
上传用户：firstbyte
超级电容器是一种介于电池和静电电容之间的新型储能元件，其功率密度比电池高数十倍，能量密度比静电电容高数十倍。具有充放电速度快、对环境无污染、循环寿命长等优点，有希望成为21世纪的新型绿色能源。 设计了一个主回路以BUCK降压电路为主，控制回路以单片机89C51为核心的超级电容器充放电测试系统，用于测试超级电容器充放电性能。本系统通过检测超级电容器的端电压、电流和温度，并将采集到的信号由ADC0809转换为数字信号，送入89C51分析处理后，再经DAC0832输出，调节脉宽调制器TL494的电压信号，调整PWM的输出值，控制BUCK转换电路中MOSFET功率开关的占空比，从而改变输出直流电压的大小，实现恒流控制。超级电容器充电方法采用分阶段恒流充电，依照充电状态的不同，适时调整充电电流大小，避免过充电造成超级电容器损害。在其控制方法和实现手段上，主要通过单片机的设定值与实测值的比较来控制电路的输出，也可以通过模糊控制技术来实现，并用MATLAB进行了仿真实验，仿真结果证明采用模糊控制能够取得更好的效果。在整个系统的保护功能方面，采用了过压、过流以及过热等的保护方法，实现软硬件对系统的保护。 利用本测试系统可以对超级电容器进行恒电流充放电，其充放电曲线基本上呈现线性。模糊控制能针对电容器充电状态的不同，适时给予不同的充电电流，不至于发生大电流过充造成超级电容器受损的情况，确保使用寿命。 解决了系统的电磁兼容，从而能够保证系统能够安全可靠地工作。在电路装置硬件电路、软件以及印制电路板设计中所采取了一些抗干扰措施，可以有效地预防一些干扰带来的误差，提高了系统的可靠性和稳定性。
上传时间： 2013-04-24
上传用户：Kecpolo
光伏阵列是光伏系统的重要组成部分，它决定了光伏系统的发电量，同时也是光伏系统成本的主要部分。因此合理配置光伏阵列，提高光伏阵列的利用效率一直是光伏系统设计的研究重点，也是降低光伏系统发电成本的重要措施。本文采用了可变电子负载现场测试方法，设计并研制出基于Philips公司的LPC2214的光伏阵列测试仪样机。本文主要工作及创新在于： 1.在基于LPC2214测试控制部分的硬件电路设计中，为电压和电流的采样各设置了四路不同量程的采样通道。采样时系统自动选择最合适的量程，提高电压和电流大范围测量时的精度； 2.通过对系统进行一次预采样来确定光伏阵列的开路电压和短路电流。预采样的方法只需要使可变电子负载完成一次由阻值为零到阻值为无穷大的操作； 3.对测试得到的数据首先将电压值进行从小到大的升序重组，其对应的电流值采用lagrange中值法对进行数字滤波处理，从而消除由于偶然出现的脉冲性干扰所引起的采样值偏差； 4.对辅助电源、测试控制电路和液晶显示进行了一体化的设计，使光伏阵列特性的测量和显示可以在本测试仪上一次完成； 5.本测试仪样机可以利用光伏阵列的数学模型以及测量的实时数据对光伏阵列的特性曲线进行预估和分析。 通过对光伏阵列进行实际测量，得到的实验结果表明：该样机测试系统运行稳定、携带方便、测量精度较高、一次完整的测试只需14ms左右，测试速度快，并且测量得到的伏安特性可以在液晶上直接以曲线的形式显示，使测得的阵列特性更为直观，能满足工程应用的需要。
上传时间： 2013-04-24
上传用户：fairy0212
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-11
上传用户：唐僧他不信佛
飞机飞行的高度、马赫数和升降速度等参数是飞机的自动控制、导航、火控、空中管制、和告警等系统必不可少的信息。随着飞机性能的不断增强，飞机上各系统对飞行参数测试的要求也越来越高，旧有的测试系统已逐渐不能适应现代高速飞机飞行参数的测试需求，本文针对项目委托方提出的技术要求，经过对飞行参数测试技术及其发展趋势的研究分析，最终确定采用嵌入式技术，设计一款基于32位微处理器ARM的集数据采集、处理、显示为一体的测试飞机飞行高度、马赫数和升降速度的系统。 基于课题的研究内容，本文在分析研究飞机飞行参数测试原理的基础上，围绕着设计目标，从整体方案的选择、系统各部分元件的选取及测试系统的软硬件设计等方面阐述了主要开展的设计研究工作。重点对系统硬件电路设计、软件设计和气压传感器的温度补偿方法进行了深入论述。 应当指出，本文介绍的大气数据参数测试专用机，选用小型化高采样速率的硅压阻式气压传感器、高性能的32位ARM微处理器、高精度A/D转换器、专用接口芯片等优化组合，集成度高，体积小，重量轻。实验结果表明了所设计的系统方案合理有效，具有较好的实时性和可靠性，基本上满足了系统的设计需要。
上传时间： 2013-06-23
上传用户：kr770906
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-29
上传用户：Thuan
