一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
上传时间： 2014-12-21
上传用户：yimoney
采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实验表明，该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，可以广泛地应用于数字信号处理的各个领域。
上传时间： 2015-08-14
上传用户：lhc9102
16位加法器的流水线计算,verilog代码，用于FPGA平台。
上传时间： 2013-12-18
上传用户：维子哥哥
龙芯2E处理器用户手册 中国科学院计算技术研究所 意法半导体公司 2006年 9 月 龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指 令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件 中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原 来的顺序，以保证精确中断和访存顺序执行。
上传时间： 2015-08-18
上传用户：saharawalker
探讨RISC32处理器设计中三个关键问题包括多媒体指令集扩展设计、流水线微结构优化设计以及使RISC32成为一个真正IP核的其他相关设计问题
上传时间： 2014-08-09
上传用户：hwl453472107
使用VHDL语言编写的简单8位流水线CPU 它有六级流水功能，通过仿真 可以下载到实验箱，也有波形仿真
上传时间： 2013-12-18
上传用户：linlin
WinDLX的实验,除了代码优化的部分全部完成,包括流水线的分析.
上传时间： 2014-12-19
上传用户：sevenbestfei
verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写
上传时间： 2013-12-10
上传用户：
DSP流水线算法，适用于对ＤＳＰ进行较深研究的人员使用
上传时间： 2014-06-20
上传用户：asdfasdfd
提出了一种基于FPGA的高阶高速F IR滤波器的设计与实现方法。通过一个169阶的均方根 升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速F IR滤波器,并且对所设计的 FIR滤波器性能、资源占用进行了分析。
上传时间： 2015-11-19
上传用户：jkhjkh1982
