辨别成绩的小程序,比如说得5分是A,得4分是B,依次类推
标签： 分 辨别 程序
上传时间： 2013-12-19
上传用户：ANRAN
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
标签： Verilog HDL 语言 编写
上传时间： 2015-07-18
上传用户：yulg
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
标签： VHDL 语言 编写 参数
上传时间： 2015-08-23
上传用户：xinyuzhiqiwuwu
实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
标签： 时钟 分频 输入 驱动
上传时间： 2014-01-17
上传用户：evil
verilog分频器～时钟为50hmz，波特率采用9600bps～
标签： verilog hmz 50 分频器
上传时间： 2013-12-27
上传用户：lwwhust
如何给时钟倍频或者分频，以及altera提供的IP核使用方法
标签： 时钟 倍频 分频
上传时间： 2016-01-13
上传用户：jing911003
时钟分频电路实现精讲(19 pages)——意法半导体
标签： pages 19 时钟分频 半导体
上传时间： 2013-12-05
上传用户：alan-ee
实现任意小数分频的VHDL源代码,我自己写的,仿真结果是正确的,希望对大家有用!我是打算将400M的时钟分为57.344M
标签： 57.344 VHDL 400M 小数分频
上传时间： 2016-03-26
上传用户：372825274
技术分频器。把时钟分为奇数个，好像我做出来是个通用的。
标签： 分频器 分 时钟
上传时间： 2014-01-20
上传用户：515414293
16c54四位LED时钟显示程序 使用4M晶振TMR0滪分频为1：16 TMRO的循环时间为4.096MS 244次为一秒
标签： 16c54 4.096 TMR0 TMRO
上传时间： 2013-12-04
上传用户：ggwz258
