本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-07-15
上传用户：lanwei
·基于DSP—TMS320C5402的FIR数字滤波器设计及实现
上传时间： 2013-04-24
上传用户：xc216
·IC设计入门
标签： IC设计
上传时间： 2013-05-20
上传用户：ykykpb
FPGA-CPLD数字电路设计经验分享，FPGA-CPLD数字电路设计经验分享
上传时间： 2013-06-05
上传用户：liansi
高速数字电路设计。第一章 互连的重要性，第二章 理想传输线构造，第三章 串扰，第四章 非理想连接问题，第五章 连接器，过孔和封装
上传时间： 2013-04-24
上传用户：zhanditian
FIR数字滤波器设计FPGA实现的研究。流水线技术在文中得到了应用，提高了数据处理的速度
上传时间： 2013-08-06
上传用户：wangyi39
FPGA&CPLD数字电路设计 数字滤波电路 设计
上传时间： 2013-08-09
上传用户：文993
FPGACPLD数字电路设计经验分享，CPLD
上传时间： 2013-08-10
上传用户：lyy1234
FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。
上传时间： 2013-08-11
上传用户：Garfield
VHDL数字电路设计的电子书，很好的学习材料
上传时间： 2013-08-15
上传用户：dljwq
