专辑类-可编程逻辑器件相关专辑-96册-1.77G VHDL与数字电路设计-492页-7.0M.pdf
上传时间： 2013-04-24
上传用户：xuan‘nian
专辑类-电子基础类专辑-153册-2.20G 高速数字电路设计-51页-1.0M.pdf
上传时间： 2013-04-24
上传用户：lizhizheng88
专辑类-数字处理及显示技术专辑-106册-9138M 数字系统设计与VerilogHDL-319页-9.3M.pdf
标签： VerilogHDL 319 9.3
上传时间： 2013-07-23
上传用户：浅言微笑
专辑类-数字处理及显示技术专辑-106册-9138M 数字功放设计-24页-1.0M-PDF版-e文.pdf
上传时间： 2013-04-24
上传用户：fanghao
verilog数字系统设计-夏宇闻教材.rar
上传时间： 2013-08-04
上传用户：yanqie
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
《现代数字系统设计》侯伯亨 徐君国 刘高平 西安电子科技大学出版社 2004 了解用自动设计工具设计电子线路的基本方法和设计自动化工具的基本理论和技术。 掌握硬件描述语言VHDL，能利用EDA工具设计数字系统。
标签： 数字系统设计
上传时间： 2013-04-24
上传用户：bruce5996
数字密码锁设计:本文的电子密码锁利用数字逻辑电路，实现对门的电子控制，并且有各种附加电路保证电路能够安 工作，有极高的安全系数。 关键词 电子密码锁 电压比较器 555单稳态电路 计数器 JK触发器
上传时间： 2013-06-03
上传用户：gmh1314
高速数字电路设计教材 华为黑魔手册翻译
上传时间： 2013-07-20
上传用户：ZHWKLIU
夏宇闻教授的数字系统设计教程Verilog HDL
上传时间： 2013-07-20
上传用户：FFAN
