数模转换模块,数字量转换为模块量。
上传时间: 2013-12-19
上传用户:开怀常笑
乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中,经常能使用到乘法器,所以经典的高速乘法器IP 很有参考价值
上传时间: 2015-03-18
上传用户:yimoney
数字通信系统通信系统调制解调(PL_FSK)VHDL建模,包括发送和接受模块
上传时间: 2013-12-17
上传用户:gtzj
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下,R1、Cl、C2的取值不同,常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接,构成低通滤波电路,保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下,R1、Cl、C2的取值不同,常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接,构成低通滤波电路,保证时钟模块的可靠供电。
上传时间: 2014-01-07
上传用户:ikemada
1.高精度数字秒表(0.01秒的vhdl语言实现) 2.具有定时,暂停,按键随机存储,翻页回放功能; 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔,可控性高。 5.模块化设计,其中的许多函数可以成为vhdl语言的通用经典例子(包含分频电路设计,动态扫描时钟设计,译码电路设计,存储器设计,存储回放显示设计)
上传时间: 2015-08-16
上传用户:waitingfy
设计的温度采集模块是应用一个滑动变阻器通过改变电阻值进行模拟的温度值改变情况;模数转换模块是运用ADC0809芯片进行模数的转换,把采集到的模拟电压值变为数字值;单片机控制系统通过程序判断此数字值的大小,这样控制温度报警模块,一方面控制发光二极管的亮灭情况,另一方面控制蜂鸣器的报警;温度显示模块应用四位数码管显示模拟的温度值。因此,构成了此模拟的温度控制系统。本系统主要实现了模拟的温度值在30到60的一个设定范围内,正常显示温度,一旦超过了此范围,就会有报警。
上传时间: 2015-08-18
上传用户:linlin
书籍《dspic数字信号控制器C程序开发及应用》的配套程序,各个功能模块及FFT例子都有。
上传时间: 2015-08-29
上传用户:shizhanincc
数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能,还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图所示结构的数字钟,该数字钟包括校时模块、月份天数处理模块、时分秒计时模块、年月日模块和输出选择模块。在本实验中,只进行了简单的数字时分秒设计,其他部分还有待下一步改进。
上传时间: 2013-12-30
上传用户:zaizaibang
数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能,还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图1所示结构的数字钟,该数字钟包括校时模块、时分秒计时模块、年月日模块、和输出选择模块。
上传时间: 2015-09-26
上传用户:标点符号
本文主要解决在VXI总线模块上实现大容量动态存储器的技术难题,介绍了利用可编程逻辑器件实现数字信号处理器(DSP)与同步动态存储器(SDRAM)之间的数据读取逻辑的设计、编程思想,以及必要的硬件连接,编程方法等。
上传时间: 2015-09-29
上传用户:wcl168881111111