摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化 设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方 式以及设计过程。
上传时间： 2013-11-12
上传用户：emhx1990
文中针对某型声纳维修训练系统的通信需求，结合声纳信号发生器的特点，提出了基于C/S模式的通信控制模块设计方案。模块采用Winsock网络编程技术实现了客户机与服务器间高速局域网通信，服务器响应客户机的请求后，输出数字控制量并利用PCI-1711的12位D/A转换功能，将数字控制量转换为模拟信号，从而实现声纳信号发生器任意波形产生。该信号发生器输出信号的幅度、频率、脉宽、持续时间等参数均可通过网络通信方式设置，并易于调节。本系统控制灵活，具有较高的实用价值。
上传时间： 2013-10-10
上传用户：hanbeidang
无线模块（RF wireless module）是利用无线技术进行无线传输的一种模块。它被广泛地应用于电脑无线网络，无线通讯，无线控制等领域。无线模块主要由发射器，接收器和控制器组成。 无线数据传输广泛地运用在车辆监控、遥控、遥测、小型无线网络、无线抄表、门禁系统、小区传呼、工业数据采集系统、无线标签、身份识别、非接触RF智能卡、小型无线数据终端、安全防火系统、无线遥控系统、生物信号采集、水文气象监控、机器人控制、无线232数据通信、无线485/422数据通信、数字音频、数字图像传输等领域中。 该方案由成都江腾科技有限公司（http://www.jiangteng-tech.com/）提供，是无线通信的最佳选择。内附无线模块参数设置软件，可对串口波特率、空中速率、RF频率、频道号、输出功率等参数轻松设置。
上传时间： 2014-12-29
上传用户：fudong911
设计了一款基于三网融合的数字家庭媒体中心。采用SMP8644 做高清解码与系统控制，配备UTI 机卡分离的有线数字电视（DVB-C）接收模块、e 家佳家庭子网控制模块、CBHD 蓝光光头机芯和前端处理模块以及一些外围接口，通过SATA 接口可内置或外挂大容量硬盘，通过10/100 Mbit/s 以太网卡和WiFi 无线网卡，可以上网连接固定网站，并实现与数字家庭子网中的计算机、移动媒体终端及其他设备互连，实现资源共享。通过外接CVBS 摄像头和传声器，可扩展支持视频通话。通过UART 接口外接TD-SCDMA 模块，可进行3G 数据通信。对构成的硬件、软件系统做了简要介绍。
上传时间： 2013-11-14
上传用户：xinyuzhiqiwuwu
掌握程控数字交换系统硬件的三种基本结构。 2.掌握数字交换的基本概念。 3.掌握T接线器的功能，基本组成及基本工作原理。 4.掌握S接线器的功能、基本组成及基本工作原理。 5.掌握T-S-T数字交换网络的基本组成及工作原理。 6.了解空时结合的数字交换单元DSE的组成、功能及工作原理。 7.掌握用户模块的基本功能。 8.掌握模拟用户电路的基本功能。 9. 掌握数字中继器的基本功能。 10.了解控制系统的几种冗余配置方式。 11.了解交换机中处理机之间的几种通信方式
上传时间： 2013-11-17
上传用户：392210346
提出了一种基于FPGA和STM32的嵌入式数字存储示波器设计，以STM32为控制核心，FPGA作为数据采集和处理模块，完成了对外部信号的采集和传输，实现了存储示波器数据处理和显示的功能。
上传时间： 2013-11-03
上传用户：猫爱薛定谔
介绍了无线收发系统的设计过程，该系统以FPGA作为数字中频处理部分，发射机采用FM调制对信号进行处理，接收机采用数字下变频与欠采样技术，将中频信号降采样后解调，得到原信号。系统采用分模块式设计，对电路各个模块的功能和实现加以说明，设计思路灵活，结构清晰。电路在Protel99中设计完成，并用VerilogHDL语言对数字中频进行编程和程序仿真。系统已经做成实体，可以实现信号的无线发射与接收，达到设计提出的要求。
上传时间： 2013-10-16
上传用户：a1054751988
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
上传时间： 2013-10-24
上传用户：古谷仁美
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-10-22
上传用户：emhx1990
摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化 设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方 式以及设计过程。
上传时间： 2013-10-09
上传用户：15736969615
