在一这期中，我们扩大了讨论的範围，涵盖了在飞思卡尔产品系列中采用的多种技术，包括8位微控制器(MCU)、32位ColdFire控制器、我们曾获大奖的16位数字信号控制器(DSC)及ZigBee® 无线技术等。此外，我们还增加了一个来自设计联盟合作伙伴的内容，以及飞思卡尔客户如何用我们的产品和服务取得成功的实例。
上传时间： 2013-10-17
上传用户：1234xhb
为满足无线网络技术具有低功耗、节点体积小、网络容量大、网络传输可靠等技术要求，设计了一种以MSP430单片机和CC2420射频收发器组成的无线传感节点。通过分析其节点组成，提出了ZigBee技术中的几种网络拓扑形式，并研究了ZigBee路由算法。针对不同的传输要求形式选用不同的网络拓扑形式可以尽大可能地减少系统成本。同时针对不同网络选用正确的ZigBee路由算法有效地减少了网络能量消耗，提高了系统的可靠性。应用试验表明，采用ZigBee方式通信可以提高传输速率且覆盖范围大，与传统的有线通信方式相比可以节约40%左右的成本。 Abstract: To improve the proposed technical requirements such as low-ower， small nodes， large capacity and reliable network transmission， wireless sensor nodes based on MSP430 MCU and CC2420 RF transceiver were designed. This paper provided network topology of ZigBee technology by analysing the component of the nodes and researched ZigBee routing algorithm. Aiming at different requirements of transmission mode to choose the different network topologies form can most likely reduce the system cost. And aiming at different network to choose the correct ZigBee routing algorithm can effectively reduced the network energy consumption and improved the reliability of the system. Results show that the communication which used ZigBee mode can improve the transmission rate， cover more area and reduce 40% cost compared with traditional wired communications mode.
上传时间： 2013-10-09
上传用户：robter
2010 年，科通成为Cadence 公司在中国规模最大的增值代理商，科通也是Cadence 公司唯一代理区域覆盖全国，唯一代理产品范围覆盖Cadence PCB 全线（Allegro 和Orcad）的增值服务商。随着业界领先的信号完整性和电源完整性仿真软件供应商Sigrity 成为Cadence 的一员，全新的Cadence 芯片封装/PCB 板协同设计及仿真解决方案，让你能够迅速优化芯片和封装之间的网络连接，以及封装与PCB 之间的网络连接。同时通过网表管理、自动优化路径以及信号和电源完整性分析，可以对产品的成本与性能进行优化。
标签： Cadence_PCB 2013
上传时间： 2013-10-22
上传用户：haoxiyizhong
飞思卡尔智能车的舵机测试程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void) { CLKSEL=0X00; PLLCTL_PLLON=1; //锁相环电路允许位 SYNR=0x00 | 0x01; //SYNR=1 REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); _asm(nop); while(!(CRGFLG_LOCK==1)); CLKSEL_PLLSEL =1; } void PWM_01(void) { //舵机初始化 PWMCTL_CON01=1; //0和1联合成16位PWM； PWMCAE_CAE1=0; //选择输出模式为左对齐输出模式 PWMCNT01 = 0; //计数器清零； PWMPOL_PPOL1=1; //先输出高电平，计数到DTY时，反转电平 PWMPRCLK = 0X40; //clockA 不分频,clockA=busclock=16MHz;CLK B 16分频:1Mhz PWMSCLA = 0x08; //对clock SA 16分频,pwm clock=clockA/16=1MHz; PWMCLK_PCLK1 = 1; //选择clock SA做时钟源 PWMPER01 = 20000; //周期20ms； 50Hz; PWMDTY01 = 1500; //高电平时间为1.5ms; PWME_PWME1 = 1;
上传时间： 2013-11-04
上传用户：狗日的日子
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
2010 年，科通成为Cadence 公司在中国规模最大的增值代理商，科通也是Cadence 公司唯一代理区域覆盖全国，唯一代理产品范围覆盖Cadence PCB 全线（Allegro 和Orcad）的增值服务商。随着业界领先的信号完整性和电源完整性仿真软件供应商Sigrity 成为Cadence 的一员，全新的Cadence 芯片封装/PCB 板协同设计及仿真解决方案，让你能够迅速优化芯片和封装之间的网络连接，以及封装与PCB 之间的网络连接。同时通过网表管理、自动优化路径以及信号和电源完整性分析，可以对产品的成本与性能进行优化。
标签： Cadence_PCB 2013
上传时间： 2013-10-08
上传用户：comua
赛灵思spartan6系列FPGA片内资源设计指导
上传时间： 2013-10-16
上传用户：wang0123456789
飞思卡尔的PCB布局布线应用笔记，很值得学习的
上传时间： 2013-10-21
上传用户：aa7821634
深入剖析赛灵思（Xilinx）All Programmable三大创新器件:赛灵思在 28nm 节点上推出的多种新技术为客户带来了重大的超前价值，并使赛灵思领先竞争对手整整一代。赛灵思并不是简单地将现有的 FPGA 架构迁移到新的技术节点上，而是力求引领多种 FPGA 创新，并率先推出了 All Programmable 3D IC 和 SoC。 今天推出的 All Programmable 产品采用了各种形式的可编程技术，包括可编程硬件和软件、数字信号和模拟混合信号（AMS）、单晶片和多片 3D IC 方案（图 1）。有了这些全新的 All Programmable 器件，设计团队就能进一步提升可编程系统的集成度，提高整体系统性能，降低 BOM 成本，并以更快的速度向市场推出更具创新性的智能产品。
标签： Programmable Xilinx All 赛灵思
上传时间： 2013-10-29
上传用户：1427796291
全新赛灵思（Xilinx）FPGA 7系列芯片精彩剖析:赛灵思的最新7系列FPGA芯片包括3个子系列，Artix-7、 Kintex-7和Virtex-7。在介绍芯片之前，先看看三个子系列芯片的介绍表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介绍表 (1) Artix-7 FPGA系列——业界最低功耗和最低成本 通过表1我们不难得出以下结论： 与上一代 FPGA相比，其功耗降低了50%，成本削减了35%，性能提高30%，占用面积缩减了50%，赛灵思FPGA芯片在升级中，功耗和性能平衡得非常好。
上传时间： 2013-12-20
上传用户：dongbaobao
